- 您现在的位置：买卖IC网 > PDF目录69032 > MCIMX31DVMN5D (FREESCALE SEMICONDUCTOR INC) 32-BIT, 532 MHz, MICROPROCESSOR, PBGA473 PDF资料下载
参数资料
| 型号： | MCIMX31DVMN5D |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 532 MHz, MICROPROCESSOR, PBGA473 |
| 封装： | 19 X 19 MM, 0.80 MM PITCH, ROHS COMPLIANT, PLASTIC, MAPBGA-473 |
| 文件页数： | 77/118页 |
| 文件大小： | 1083K |
| 代理商： | MCIMX31DVMN5D |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页当前第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页
Electrical Characteristics
MCIMX31/MCIMX31L Technical Data, Rev. 4.3
Freescale Semiconductor
61
NOTE
HSP_CLK is the High-Speed Port Clock, which is the input to the Image
Processing Unit (IPU). Its frequency is controlled by the Clock Control
Module (CCM) settings. The HSP_CLK frequency must be greater than or
equal to the AHB clock frequency.
The SCREEN_WIDTH, SCREEN_HEIGHT, H_SYNC_WIDTH, V_SYNC_WIDTH, BGXP, BGYP and
V_SYNC_WIDTH_L parameters are programmed via the SDC_HOR_CONF, SDC_VER_CONF,
SDC_BG_POS Registers. The FW and FH parameters are programmed for the corresponding DMA
channel. The DISP3_IF_CLK_PER_WR, HSP_CLK_PERIOD and DISP3_IF_CLK_CNT_D parameters
are programmed via the DI_DISP3_TIME_CONF, DI_HSP_CLK_PER and DI_DISP_ACC_CC
Registers.
Figure 48 depicts the synchronous display interface timing for access level, and Table 47 lists the timing
parameters. The DISP3_IF_CLK_DOWN_WR and DISP3_IF_CLK_UP_WR parameters are set via the
DI_DISP3_TIME_CONF Register.
Figure 48. Synchronous Display Interface Timing Diagram—Access Level
Table 47. Synchronous Display Interface Timing Parameters—Access Level
ID
Parameter
Symbol
Min
Typ1
1 The exact conditions have not been finalized, but will likely match the current customer requirement for their specific display. These
conditions may be device specific.
Max
Units
IP16 Display interface clock low time
Tckl
Tdicd–Tdicu–1.5
Tdicd2–Tdicu3
Tdicd–Tdicu+1.5
ns
IP17 Display interface clock high
time
Tckh
Tdicp–Tdicd+Tdicu–1.5
Tdicp–Tdicd+Tdicu
Tdicp–Tdicd+Tdicu+1.5
ns
IP18 Data setup time
Tdsu
Tdicd–3.5
Tdicu
—
ns
IP19 Data holdup time
Tdhd
Tdicp–Tdicd–3.5
Tdicp–Tdicu
—
ns
IP20 Control signals setup time to
display interface clock
Tcsu
Tdicd–3.5
Tdicu
—
ns
IP19
DISPB_D3_CLK
DISPB_DATA
IP18
IP20
DISPB_D3_VSYNC
IP17
IP16
DISPB_D3_DRDY
DISPB_D3_HSYNC
other controls
相关PDF资料 |
PDF描述 |
|---|---|
| MCIMX31LDVKN5D | 32-BIT, 532 MHz, MICROPROCESSOR, PBGA457 |
| MCIMX31LCJKN5D | 32-BIT, 532 MHz, MICROPROCESSOR, PBGA457 |
| MCIMX512DVK8C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA625 |
| MCIMX511DVK8C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA625 |
| MCIMX513DVK8C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA625 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MCIMX31DVMN5DR2 | 功能描述:处理器 - 专门应用 2.0.1 CONSUMER FULL RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432 |
| MCIMX31L | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processors |
| MCIMX31LC | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processors for Industrial and Automotive Products |
| MCIMX31LCJKN5D | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processors |
| MCIMX31LCJMN4D | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Multimedia Applications Processors for Industrial and Automotive Products |
发布紧急采购，3分钟左右您将得到回复。