3
MCS38140PG05C
MOTOROLA
2.0 I/O Description and Top Level Block Diagram
Table 2.1 provides a list of the functional pins of the ASIC
with the I/O type and a short description. Figure 2.1 shows
the top level block diagram of the ASIC showing the
connection of each pin to an internal functional block.
áááááááááááááááááááááááááááááááááá
áááááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
ááááááááááááááááááááááááááááááá
S21
68
I
Address Bus
ááááááááááááááááááááááááááááááá
A5
3
I
Address Bus
ááááááááááááááááááááááááááááááá
A3
5
I
Address Bus
ááááááááááááááááááááááááááááááá
D6
53
I/O
Data Bus & Special reset configure pin
ááááááááááááááááááááááááááááááá
D1
47
I/O
Data Bus
ááááááááááááááááááááááááááááááá
FS2_DTACKL
26
O
Sampled Clock/2 or Data Transfer Acknowledge
CS_L
56
O
Spare Chip Select
RESET_L
27
I
Active Low Reset
DCD_IRQ_L
39
O
1 kHz Interrupt
ááááááááááááááááááááááááááááááá
UART_IRQ_L
SPI_IRQ_L
ááááááááááááááááááááááááááááááá
OE_L
RAM_CS_L
FS
ááááááááááááááááááááááááááááááá
FifL1
ST
ááááááááááááááááááááááááááááááá
ONE_PPS
MO_GPIO
MI_GPIO
ááááááááááááááááááááááááááááááá
SCK_GPIO
PWM1_GPIO
ááááááááááááááááááááááááááááááá
PWM2_GPIO
38
37
40
32
10
36
35
58
59
57
61
62
O
O
O
O
I
O
O
I/O
I/O
I/O
I/O
I/O
UART Interrupt
SPI Interface Interrupt
Output Enable
RAM Chip Select
L1 IF Input Port (small signal, 1 bit A/D internal)
Self Test Output
1PPS Output
SPI Serial Data Output/GPIO
SPI Serial Data Input/GPIO
SPI Clock Output/GPIO
Pulse Width Modulated Output 1/GPIO
Pulse Width Modulated Output 2/GPIO