参数资料
型号: MEGA64C1-15AZ
厂商: ATMEL CORP
元件分类: 微控制器/微处理器
英文描述: 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, PQFP32
封装: 7 X 7 MM, 1 MM HEIGHT, 0.80 MM PITCH, LEAD FREE, PLASTIC, TQFP-32
文件页数: 126/365页
文件大小: 6388K
代理商: MEGA64C1-15AZ
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页当前第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页
211
7647F–AVR–04/09
ATmega16/32/64/M1/C1
17.4.6.4
Handling Data of LIN response
A FIFO data buffer is used for data of the LIN response. After setting all parameters in the LIN-
SEL register, repeated accesses to the LINDAT register perform data read or data write (c.f.
Note that LRXDL[3..0] and LTXDL[3..0] are not linked to the data access.
17.4.7
UART Commands
Setting the LCMD[2] bit in LINENR register enables UART commands.
Tx Byte and Rx Byte services are independent as shown in Table 17-1 on page 209.
Byte Transfer: the UART is selected but both Rx and Tx services are disabled,
Rx Byte: only the Rx service is enable but Tx service is disabled,
Tx Byte: only the Tx service is enable but Rx service is disabled,
Full Duplex: the UART is selected and both Rx and Tx services are enabled.
This combination of services is controlled by the LCMD[1..0] bits of LINENR register (c.f. Figure
17.4.7.1
Data Handling
The FIFO used for LIN communication is disabled during UART accesses. LRXDL[3..0] and
LTXDL[3..0] values of LINDLR register are then irrelevant. LINDAT register is then used as data
register and LINSEL register is not relevant.
17.4.7.2
Rx Service
Once this service is enabled, the user is warned of an in-coming character by the LRXOK flag of
LINSIR register. Reading LINDAT register automatically clears the flag and makes free the sec-
ond stage of the buffer. If the user considers that the in-coming character is irrelevant without
reading it, he directly can clear the flag (see specific flag management described in Section
The intrinsic structure of the Rx service offers a 2-byte buffer. The fist one is used for serial to
parallel conversion, the second one receives the result of the conversion. This second buffer
byte is reached reading LINDAT register. If the 2-byte buffer is full, a new in-coming character
will overwrite the second one already recorded. An OVRERR error in LINERR register will then
accompany this character when read.
A FERR error in LINERR register will be set in case of framing error.
17.4.7.3
Tx Service
If this service is enabled, the user sends a character by writing in LINDAT register. Automatically
the LTXOK flag of LINSIR register is cleared. It will rise at the end of the serial transmission. If
no new character has to be sent, LTXOK flag can be cleared separately (see specific flag man-
agement described in Section 17.6.2 on page 224).
There is no transmit buffering.
No error is detected by this service.
相关PDF资料
PDF描述
MEGA64M1-15AZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, PQFP32
MEGA16M1-15MZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, PQCC32
MEGA64M1-ESMZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, QCC32
MEGA32M1-ESMZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, QCC32
MEGA64C1-ESMZ 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, QCC32
相关代理商/技术参数
参数描述
MEGA64C1-15MZ 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash
MEGA64C1-ESAZ 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash
MEGA64C1-ESMZ 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash
MEGA64M1-15AZ 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash
MEGA64M1-15MZ 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:8-bit Microcontroller with 16K/32K/64K Bytes In-System Programmable Flash