- 您现在的位置：买卖IC网 > PDF目录22061 > MSC7115VM1000 (Freescale Semiconductor)DSP 16BIT W/DDR CTRLR 400-MAPBGA PDF资料下载
参数资料
| 型号： | MSC7115VM1000 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 15/56页 |
| 文件大小： | 0K |
| 描述： | DSP 16BIT W/DDR CTRLR 400-MAPBGA |
| 标准包装： | 90 |
| 系列： | StarCore |
| 类型： | SC1400 内核 |
| 接口： | 主机接口，I²C，UART |
| 时钟速率： | 266MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 400kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 400-LFBGA |
| 供应商设备封装： | 400-MAPBGA（17x17） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
MSC7115 Low-Cost 16-bit DSP with DDR Controller Data Sheet, Rev. 11
Specifications
Freescale Semiconductor
22
2.5.2.5
Core Clock Frequency Range When Using DDR Memory
The core clock can also be limited by the frequency range of the DDR devices in the system. Table 14 summarizes this
restriction.
2.5.3
Reset Timing
The MSC7115 device has several inputs to the reset logic. All MSC7115 reset sources are fed into the reset controller, which
takes different actions depending on the source of the reset. The reset status register indicates the most recent sources to cause
a reset. Table 15 describes the reset sources.
Table 16 summarizes the reset actions that occur as a result of the different reset sources.
Table 13. Resulting Ranges Permitted for the Core Clock
CLKCTRL[CKSEL]
CLKCTRL[RNG]
Resulting
Division
Factor
Allowed Range
of Core Clock
Comments
11
1
Reserved
11
0
2
150
≤ Core_Clk ≤ 200 MHz
Limited by range of PLL
01
1
2
150
≤ Core_Clk ≤ 200 MHz
Limited by range of PLL
01
0
4
75
≤ Core_Clk ≤ 150 MHz
Limited by range of PLL
Note:
This table results from the allowed range for FOUT, which depends on clock selected via CLKCTRL[CKSEL].
Table 14. Core Clock Ranges When Using DDR
DDR Type
Allowed Frequency
Range for DDR CK
Corresponding Range
for the Core Clock
Comments
DDR 200 (PC-1600)
83–100 MHz
166
≤ core clock ≤ 200 MHz
Core limited to 2
× maximum DDR frequency
DDR 266 (PC-2100)
83–133 MHz
166
≤ core clock ≤ 266 MHz
Core limited to 2
× maximum DDR frequency
DDR 333 (PC-2600)
83–150 MHz
166
≤ core clock ≤ 300 MHz
Core limited to 2
× maximum DDR frequency
Table 15. Reset Sources
Name
Direction
Description
Power-on reset
(PORESET)
Input
Initiates the power-on reset flow that resets the MSC7115 and configures various attributes of the
MSC7115. On PORESET, the entire MSC7115 device is reset. SPLL and DLL states are reset,
HRESET is driven, the SC1400 extended core is reset, and system configuration is sampled. The
system is configured only when PORESET is asserted.
External Hard
reset (HRESET)
Input/ Output
Initiates the hard reset flow that configures various attributes of the MSC7115. While HRESET is
asserted, HRESET is an open-drain output. Upon hard reset, HRESET is driven and the SC1400
extended core is reset.
Software
watchdog reset
Internal
When the MSC7115 watchdog count reaches zero, a software watchdog reset is signalled. The
enabled software watchdog event then generates an internal hard reset sequence.
Bus monitor
reset
Internal
When the MSC7115 bus monitor count reaches zero, a bus monitor hard reset is asserted. The
enabled bus monitor event then generates an internal hard reset sequence.
JTAG EXTEST,
CLAMP, or
HIGHZ command
Internal
When a Test Access Port (TAP) executes an EXTEST, CLAMP, or HIGHZ command, the TAP logic
asserts an internal reset signal that generates an internal soft reset sequence.
相关PDF资料 |
PDF描述 |
|---|---|
| EBC17DRYI-S13 | CONN EDGECARD 34POS .100 EXTEND |
| ESC65DREH-S734 | CONN EDGECARD 130POS .100 EYELET |
| MAP40-3105 | PWR SUP TRI OUTPUT 40W 5V,12V-5V |
| MSC7115VF1000 | DSP 16BIT W/DDR CTRLR 400-MAPBGA |
| RBB60DHBT-S621 | EDGECARD 120POS DIP R/A .050 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MSC7115VM800 | 功能描述:IC DSP PROCESSOR 16BIT 400MAPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:StarCore 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| MSC7116 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Low-Cost 16-bit DSP with DDR Controller and 10/100 Mbps Ethernet MAC |
| MSC7116_08 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Low-Cost 16-bit DSP with DDR Controller and 10/100 Mbps Ethernet MAC |
| MSC7116VF1000 | 功能描述:数字信号处理器和控制器 - DSP, DSC 7116 STARLITE PB-BEARING RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MSC7116VM1000 | 功能描述:数字信号处理器和控制器 - DSP, DSC 7116 STARLITE - PBF RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。