参数资料
型号: MSM63188A-XXX
厂商: LAPIS SEMICONDUCTOR CO LTD
元件分类: 微控制器/微处理器
英文描述: 4-BIT, MROM, 2 MHz, MICROCONTROLLER, UUC159
封装: 6.60 X 6.60 MM, 0.35 MM HEIGHT, DIE-159
文件页数: 84/344页
文件大小: 1980K
代理商: MSM63188A-XXX
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页当前第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页
MSM63182A/184A/188A User’s Manual
Chapter 12
Ports (INPUT, OUTPUT, I/O PORT)
12 – 36
M188A
12.7.3
External interrupt function of port B (External 0 interrupt)
The port B has external 0 interrupt allocated as secondary function.
Individual bits of port B can be
enabled/disabled.
External interrupt generation for port B is triggered by the falling edge of the 128 Hz or 4 kHz time base counter,
which is the sampling clock.
After the port level changes, the interrupt request signal (XI0INT) is output, and the interrupt request flag (QXI0)
is set.
The maximum delay for this sequence is one cycle of the sampling clock (128 Hz or 4 kHz).
External interrupts for port B are set when a level change at any of port B inputs occurs, so each bit of the port
must be read to determine which bit of the port has generated the interrupt.
The interrupt start address for external 0 interrupt is 0014H.
Figure 12-14 shows the equivalent circuit for external 0 interrupt control.
Level change
detect circuit
128 Hz
4 kHz
PBMOD
PBF
PB0IE
PB1IE
PB2IE
PB3IE
PBIE
PB.0
PB.1
PB.2
PB.3
IE0.2
EXI0
to interrupt priority
encoder
IRQ0
IE0
IRQ0.2
QXI0
XI0INT
PB0MD1
PB1MD1
PB2MD1
PB3MD1
PBCON0, PBCON1
Figure 12-14
External 0 Interrupt Control Equivalent Circuit
Figure 12-15 shows the external 0 interrupt generation timing.
(a) PB0MD1 to PB3MD1 = “0” (initial value: inputs with pull-down resistors or high impedance input)
setting
When all PB.0 to PB.3 inputs are at a “L” level
External 0 interrupt is generated when any port B input changes to a “H” level.
When any of PB.0 to PB.3 inputs is at a “H” level
External 0 interrupt is generated when all the port B inputs change to a “L” level.
(b) PB0MD1 and PB1MD1 = “0” and PB2MD1 and PB3MD1 = “1” (PB.0 and PB.1 selected as inputs with
pull-down resistors or high impedance input; PB.2 and PB.3 selected as inputs with pull-up resistors or
high impedance input) setting
When both PB.0 and PB.1 inputs are at a “L” level AND both PB.2 and PB.3 inputs are at a “H”
level
External 0 interrupt is generated when either PB.0 or PB.1 input changes to a “H” level
(alternatively, when either PB.2 or PB.3 input changes to a “L” level).
When either PB.0 or PB.1 input is at a “H” level OR either PB.2 or PB.3 input is at a “L” level
External 0 interrupt is generated when both PB.0 and PB.1 inputs change to a “L” level AND both
PB.2 and PB.3 inputs change to a “H” level.
相关PDF资料
PDF描述
M30260F8BGP 16-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP48
M30281FAHP-D9 16-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP64
M30281M8T-XXXHP 16-BIT, MROM, 20 MHz, MICROCONTROLLER, PQFP64
M30291FAVHP 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP64
M30302MDP-XXXFP 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP100
相关代理商/技术参数
参数描述
MSM6322 制造商:OKI 制造商全称:OKI electronic componets 功能描述:PITCH CONTROL LSI FOR THE SPEECH SIGNAL
MSM63238 制造商:OKI 制造商全称:OKI electronic componets 功能描述:4-Bit Microcontroller with Built-in POCSAG Decoder and Melody Circuit, Operating at 0.9 V (Min.)
MSM6324 功能描述:线性和开关式电源 60W 24V 2.5A RoHS:否 制造商:TDK-Lambda 产品:Switching Supplies 开放式框架/封闭式:Enclosed 输出功率额定值:800 W 输入电压:85 VAC to 265 VAC 输出端数量:1 输出电压(通道 1):20 V 输出电流(通道 1):40 A 商用/医用: 输出电压(通道 2): 输出电流(通道 2): 安装风格:Rack 长度: 宽度: 高度:
MSM6338 制造商:OKI 制造商全称:OKI electronic componets 功能描述:MSM6338
MSM6351 制造商:OKI 制造商全称:OKI electronic componets 功能描述:Built-in 8 or 5 bit Serial Port and LCD Driver 4-Bit Microcontroller