- 您现在的位置：买卖IC网 > PDF目录268233 > OR2C26A4BA352-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 576 CLBS, 27600 GATES, PBGA352 PDF资料下载
参数资料
| 型号： | OR2C26A4BA352-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 576 CLBS, 27600 GATES, PBGA352 |
| 封装： | PLASTIC, BGA-352 |
| 文件页数： | 111/196页 |
| 文件大小： | 3475K |
| 代理商： | OR2C26A4BA352-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页当前第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页
Lattice Semiconductor
21
Data Sheet
January 2003
ORCA Series 2 FPGAs
Programmable Logic Cells (continued)
Inter-PLC Routing Resources
The inter-PLC routing is used to route signals between
PLCs. The lines occur in groups of four, and differ in the
numbers of PLCs spanned. The X1 lines span one
PLC, the X4 lines span four PLCs, the XH lines span
one-half the width (height) of the PLC array, and the XL
lines span the width (height) of the PLC array. All types
of lines run in both horizontal and vertical directions.
Table 5 shows the groups of inter-PLC lines in each
PLC. In the table, there are two rows/columns each for
X1 and X4 lines. In the design editor, the horizontal X1
and X4 lines are located above and below the PFU.
Similarly, the vertical segments are located on each
side. The XL and XH lines only run below and to the left
of the PFU. The indexes specify individual lines within a
group. For example, the VX4[2] line runs vertically to
the left of the PFU, spans four PLCs, and is the third
line in the 4-bit wide bus.
Table 5. Inter-PLC Routing Resources
Figure 21 shows the inter-PLC routing within one PLC.
Figure 22 provides a global view of inter-PLC routing
resources across multiple PLCs.
5-4528(F)
Figure 21. Single PLC View of Inter-PLC Lines
X1 Lines. There are a total of 16 X1 lines per PLC:
eight vertical and eight horizontal. Each of these is sub-
divided into nibble-wide buses: HX1[3:0], HX1[7:4],
VX1[3:0], and VX1[7:4]. An X1 line is one PLC long.
If a net is longer than one PLC, an X1 line can be
lengthened to n times its length by turning on n – 1
CIPs. A signal is routed onto an X1 line via the switch-
ing lines.
X4 Lines. There are four sets of four X4 lines, for a total
of 16 X4 lines per PLC. They are HX4[3:0], HX4[7:4],
VX4[3:0], and VX4[7:4]. Each set of X4 lines is twisted
each time it passes through a PLC, and one of the four
is broken with a CIP. This allows a signal to be routed
for a length of four cells in any direction on a single line
without additional CIPs. The X4 lines can be used to
route any nets that require minimum delay. A longer net
is routed by connecting two X4 lines together by a CIP.
The X4 lines are accessed via the switching lines.
Horizontal
Lines
Vertical
Lines
Distance
Spanned
HX1[3:0]
VX1[3:0]
One PLC
HX1[7:4]
VX1[7:4]
One PLC
HX4[3:0]
VX4[3:0]
Four PLCs
HX4[7:4]
VX4[7:4]
Four PLCs
HXL[3:0]
VXL[3:0]
PLC Array
HXH[3:0]
VXH[3:0]
1/2 PLC Array
CKL, CKR
CKT, CKB
PLC Array
PROGRAMMABLE
FUNCTION UNIT
DIRECT[4:0]
HX4[7:4]
HX1[7:4]
DIRECT[4:0]
HXH[3:0]
HX1[3:0]
DIRECT[4:0]
HX4[3:0]
VX4[7:4]
VX1[7:4]
VXL[3:0]
VX1[3:0]
VX4[3:0]
VXH[3:0]
CK
B
,CK
T
HXL[3:0]
CKL, CKR
相关PDF资料 |
PDF描述 |
|---|---|
| OR2C26A4BC432-DB | FPGA, 576 CLBS, 27600 GATES, PBGA432 |
| OR2T10A4BA352-DB | FPGA, 256 CLBS, 12300 GATES, PBGA352 |
| OR2T10A4BA352I-DB | FPGA, 256 CLBS, 12300 GATES, PBGA352 |
| OR2T10A4J160I-DB | FPGA, 256 CLBS, 12300 GATES, PQFP160 |
| OR2T10A4S240-DB | FPGA, 256 CLBS, 12300 GATES, PQFP240 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR2C26A-4PS208 | 制造商:Lattice Semiconductor Corporation 功能描述:FPGA, 576 CLBS, 27600 GATES, PQFP208 |
| OR2C26A4PS208-DB | 功能描述:FPGA - 现场可编程门阵列 2304 LUT 342 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR2C26A4PS208I-DB | 功能描述:FPGA - 现场可编程门阵列 Use ECP/EC or XP RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR2C26A4PS240-DB | 功能描述:FPGA - 现场可编程门阵列 Use ECP/EC or XP RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR2C26A4PS304-DB | 功能描述:FPGA - 现场可编程门阵列 Use ECP/EC or XP RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。