- 您现在的位置：买卖IC网 > PDF目录268233 > OR2T04A4J160I-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 100 CLBS, 4800 GATES, PQFP160 PDF资料下载
参数资料
| 型号： | OR2T04A4J160I-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 100 CLBS, 4800 GATES, PQFP160 |
| 封装： | QFP-160 |
| 文件页数： | 160/196页 |
| 文件大小： | 3475K |
| 代理商： | OR2T04A4J160I-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页当前第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页
66
Lattice Semiconductor
Data Sheet
ORCA Series 2 FPGAs
January 2003
Estimating Power Dissipation (continued)
OR2T15A Clock Power
P= [0.34 mW/MHz
+ (0.17 mW/MHz – Branch) (# Branches)
+ (0.01 mW/MHz – PFU) (# PFUs)
+ (0.003 mW/MHz – SMEM_PFU)
(# SMEM_PFUs)] fCLK
For a quick estimate, the worst-case (typical circuit)
OR2T15A clock power ≈ 5.9 mW/MHz.
OR2T26A Clock Power
P= [0.35 mW/MHz
+ (0.19 mW/MHz – Branch) (# Branches)
+ (0.01 mW/MHz – PFU) (# PFUs)
+ (0.003 mW/MHz – SMEM_PFU)
(# SMEM_PFUs)] fCLK
For a quick estimate, the worst-case (typical circuit)
OR2T26A clock power ≈ 8.3 mW/MHz.
OR2T40A Clock Power
P= [0.37 mW/MHz
+ (0.23 mW/MHz – Branch) (# Branches)
+ (0.01 mW/MHz – PFU) (# PFUs)
+ (0.003 mW/MHz – SMEM_PFU)
(# SMEM_PFUs)] fCLK
For a quick estimate, the worst-case (typical circuit)
OR2T40A clock power ≈ 12.4 mW/MHz.
The power dissipated in a PIC is the sum of the power
dissipated in the four I/Os in the PIC. This consists of
power dissipated by inputs and ac power dissipated by
outputs. The power dissipated in each I/O depends on
whether it is congured as an input, output, or input/
output. If an I/O is operating as an output, then there is
a power dissipation component for PIN, as well as
POUT. This is because the output feeds back to the
input.
The power dissipated by an input buffer (VIH = VDD –
0.3 V or higher) is estimated as:
PIN = 0.09 mW/MHz
The 5 V tolerant input buffer feature dissipates addi-
tional dc power. The dc power, PTOL, is always dissi-
pated for the OR2TxxA, regardless of the number of
5 V tolerant input buffers used when the VDD5 pins are
connected to a 5 V supply as shown in Table 16. This
power is not dissipated when the VDD5 pins are con-
nected to the 3.3 V supply.
Table 16. DC Power for 5 V Tolerant I/Os for
OR2TxxA devices
The ac power dissipation from an output or bidirec-
tional is estimated by the following:
POUT = (CL + 8.8 pF) x VDD2 x F Watts
where the unit for CL is farads, and the unit for F is Hz.
As an example of estimating power dissipation,
suppose that a fully utilized OR2T15A has an average
of three outputs for each of the 400 PFUs, that all
20 clock branches are used, that 150 of the 400 PFUs
have FFs clocked at 40 MHz (16 of which are operating
in a synchronous memory mode), and that the PFU
outputs have an average activity factor of 20%.
Twenty inputs, 32 outputs driving 30 pF loads, and
16 bidirectional I/Os driving 50 pF loads are also gen-
erated from the 40 MHz clock with an average activity
factor of 20%. The worst-case (VDD = 3.6 V) power dis-
sipation is estimated as follows:
PPFU = 400 x 3 (0.08 mW/MHz x 20 MHz x 20%)
= 384 mW
PCLK = [0.34 mW/MHz + (0.17 mW/MHz – Branch)
(20 Branches)
+ (0.01 mW/MHz – PFU) (150 PFUs)
+ (0.003 mW/MHz – SMEM_PFU)
(16 SMEM_PFUs)] [40 MHz]
= 212 mW
PIN
= 20 x [0.09 mW/MHz x 20 MHz x 20%]
= 7 mW
PTOL
= 3.4 mW
POUT = 30 x [(30 pF + 8.8 pF) x (3.6)2 x 20 MHz
x 20%]
= 60 mW
PBID
= 16 x [(50 pF + 8.8 pF) x (3.6)2 x 20 MHz
x 20%]
= 49 mW
TOTAL
= 0.72 W
Device
PTOL (VDD5 = 5.25 V)
2T04A
1.7 mW
2T06A
2.0 mW
2T08A
2.4 mW
2T10A
2.7 mW
2T15A
3.4 mW
2T26A
4.0 mW
2T40A
5.0 mW
相关PDF资料 |
PDF描述 |
|---|---|
| OR2T04A4M84-D | FPGA, 100 CLBS, 4800 GATES, PQCC84 |
| OR2T04A4M84I-D | FPGA, 100 CLBS, 4800 GATES, PQCC84 |
| OR2T04A5J160-DB | FPGA, 100 CLBS, 4800 GATES, PQFP160 |
| OR2T04A5M84-D | FPGA, 100 CLBS, 4800 GATES, PQCC84 |
| OR2C26A3BA352I-DB | FPGA, 576 CLBS, 27600 GATES, PBGA352 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR2T04A-4J208 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-4J208I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-4J84 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-4J84I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-4M100 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Gate Arrays |
发布紧急采购，3分钟左右您将得到回复。