- 您现在的位置：买卖IC网 > PDF目录378055 > PM6344-RI (PMC-SIERRA INC) KPSE SERIES PDF资料下载
参数资料
| 型号： | PM6344-RI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | KPSE SERIES |
| 中文描述： | DATACOM, FRAMER, PQFP128 |
| 封装： | 14 X 20 MM, 2.70 MM HEIGHT, COPPER LEAD FRAME, METRIC, PLASTIC, QFP-128 |
| 文件页数： | 79/256页 |
| 文件大小： | 1030K |
| 代理商： | PM6344-RI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页
STANDARD PRODUCT
PMC-Sierra, Inc.
PM6344 EQUAD
PMC-951013
ISSUE 5
QUADRUPLE E1 FRAMER
66
TDPINV,TDNINV:
The TDPINV and TDNINV bits enable the E1 Transmit Interface to logically
invert the signals output on the TDP/TDD[x] and TDN/TFLG [x] multifunction
pins, respectively. When TDPINV is set to logic 1, the TDP/TDD[x] output is
inverted. When TDPINV is set to logic 0, the TDP/TDD[x] output is not
inverted. When TDNINV is set to logic 1, the TDN/TFLG[x] output is inverted.
When TDNINV is set to logic 0, the TDN/TFLG[x] output is not inverted.
TUNI:
The TUNI bit enables the transmit interface to generate unipolar digital
outputs on the TDP/TDD[x] and TDN/TFLG[x] multifunction pins. When TUNI
is set to logic 1, the TDP/TDD[x] and TDN/TFLG[x] multifunction pins become
the unipolar outputs TDD[x] and TFLG[x], updated on the selected TCLKO[x]
edge. When TUNI is set to logic 0, the TDP/TDD[x] and TDN/TFLG[x]
multifunction pins become the bipolar outputs TDP[x] and TDN[x], also
updated on the selected TCLKO[x] edge.
FIFOFULL:
The FIFOFULL bit determines the indication given on the TFLG[x] output pin.
When FIFOFULL is set to logic 1, the TFLG[x] output indicates when the
Digital Jitter Attenuator's FIFO is within 4 bit positions of becoming full.
When FIFOFULL is set to logic 0, the TFLG[x] output indicates when the
Digital Jitter Attenuator's FIFO is within 4 bit positions of becoming empty.
TRISE:
The TRISE bit configures the interface to update the multifunction outputs on
the rising edge of TCLKO[x]. When TRISE is set to logic 1, the interface is
enabled to update the TDP/TDD[x] and TDN/TFLG[x] output pins on the rising
TCLKO[x] edge. When TRISE is set to logic 0, the interface is enabled to
update the outputs on the falling TCLKO[x] edge.
TRZ:
The TRZ bit configures the interface to transmit bipolar return-to-zero
formatted waveforms. When TRZ is set to logic 1, the interface is enabled to
generate the TDP[x] and TDN[x] output signals as RZ waveforms with
duration equal to half the TCLKO[x] period. When TRZ is set to logic 0, the
interface is enabled to generate the TDP[x] and TDN[x] output signals as NRZ
waveforms with duration equal to the TCLKO[x] period, updated on the
selected edge of TCLKO[x]. The TRZ bit can only be used when TUNI and
TRISE are set to logic 0.
相关PDF资料 |
PDF描述 |
|---|---|
| PM6344 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM6388 | CONNECTOR |
| PM6388-RI | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM6541 | E1XC EVALUATION DAUGHTERBOARD |
| PM6650 | MSM6150 CHIPSET SOLUTION |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM6388 | 制造商:PMC 制造商全称:PMC 功能描述:OCTAL E1 FRAMER |
| PM6388RI | 制造商:PMC-Sierra 功能描述: |
| PM6388-RI | 制造商:PMC-Sierra 功能描述: |
| PM638S-100 | 功能描述:固定电感器 10uH 30% RoHS:否 制造商:AVX 电感:10 uH 容差:20 % 最大直流电流:1 A 最大直流电阻:0.075 Ohms 工作温度范围:- 40 C to + 85 C 自谐振频率:38 MHz Q 最小值:40 尺寸:4.45 mm W x 6.6 mm L x 2.92 mm H 屏蔽:Shielded 端接类型:SMD/SMT 封装 / 箱体:6.6 mm x 4.45 mm |
发布紧急采购，3分钟左右您将得到回复。