- 您现在的位置：买卖IC网 > PDF目录378056 > PM7367-PI (PMC-SIERRA INC) DIODE 1N4002 RECTIFYING PDF资料下载
参数资料
| 型号： | PM7367-PI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 数字传输电路 |
| 英文描述： | DIODE 1N4002 RECTIFYING |
| 中文描述： | DATACOM, FRAMER, PBGA272 |
| 封装： | 27 X 27 MM, 2.33 MM HEIGHT, PLASTIC, BGA-272 |
| 文件页数： | 81/323页 |
| 文件大小： | 2429K |
| 代理商： | PM7367-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页当前第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页
DATA SHEET
PM7367 FREEDM-32P32
ISSUE 2
PMC-1991499
FRAME ENGINE AND DATA LINK MANAGER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMER’S INTERNAL USE
67
TDRs are written to the cache one at a time as they are released by the TMAC.
The cache is then flushed to host memory when it becomes full, when a TD with
the IOC bit set high is released or when a TD is released as the result of
unprovisioning a channel. The cache controller may also flush the cache when it
contains fewer than six elements or if the pointer index is within six elements of
the end of the free queue. If the write pointer is near the end of the free queue,
the cache controller writes only to the end of the queue and does not start writing
from the top of the queue until the next time a flush is required. To do so would
require two host memory transactions and would be of no benefit.
8.7 Transmit HDLC Controller / Partial Packet Buffer
The Transmit HDLC Controller / Partial Packet Buffer block (THDL) contains a
partial packet buffer for PCI latency control and a transmit HDLC controller.
Packet data retrieved from the PCI host memory by the Transmit DMA Controller
block (TMAC) is stored in channel specific FIFOs residing in the partial packet
buffer. When the amount of data in a FIFO reaches a programmable threshold,
the HDLC controller is enabled to initiate transmission. The HDLC controller
performs flag generation, bit stuffing and, optionally, frame check sequence
(FCS) insertion. The FCS is software selectable to be CRC-CCITT or CRC-32.
The minimum packet size, excluding FCS, is two bytes. A single byte payload is
illegal. The HDLC controller delivers data to the Transmit Channel Assigner
block (TCAS) on demand. A packet in progress is aborted if an under-run
occurs. The THDL is programmable to operate in transparent mode where
packet data retrieved from the PCI host is transmitted verbatim.
8.7.1 Transmit HDLC Processor
The HDLC processor is a time-slice state machine that can process up to 32
independent channels. The state vector and provisioning information for each
channel is stored in a RAM. Whenever the TCAS requests data, the appropriate
state vector is read from the RAM, processed and finally written back to the
RAM. The HDLC state-machine can be configured to perform flag insertion, bit
stuffing and CRC generation. The HDLC processor requests data from the
partial packet processor whenever a request for channel data arrives. However,
the HDLC processor does not start transmitting a packet until the entire packet is
stored in the channel FIFO or until the FIFO free space is less than the software
programmable limit. If a channel FIFO under-runs, the HDLC processor aborts
the packet.
The configuration of the HDLC processor is accessed using indirect channel
read and write operations. When an indirect operation is performed, the
information is accessed from RAM during a null clock cycle inserted by the TCAS
相关PDF资料 |
PDF描述 |
|---|---|
| PM7367 | 32 link, 32 Channel Data Link Manager with PCI Interface |
| PM7375 | ATM SAR and PHY Processor for PCI Bus |
| PM7375-SC | LOCAL ATM SAR & PHYSICAL LAYER |
| PM7380 | FRAME ENGINE AND DATA LINK MANAGER 32P672 |
| PM7380-PI | FRAME ENGINE AND DATA LINK MANAGER 32P672 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM-737 | 制造商:Eclipse Tools 功能描述: |
| PM7375 | 制造商:PMC 制造商全称:PMC 功能描述:LOCAL ATM SAR & PHYSICAL LAYER |
| PM7375-SC | 制造商:PMC Sierra from Components Direct 功能描述:PMC-SIERRA PM7375-SC COMMUNICATION MISC - Trays 制造商:PMC-Sierra 功能描述:PMC-Sierra PM7375-SC Communication Misc |
| PM7375-SGC | 制造商:PMC Sierra from Components Direct 功能描述:PM7375-SGC - Trays 制造商:PMC-Sierra 功能描述:PMC-Sierra PM7375-SGC Communication Misc |
发布紧急采购，3分钟左右您将得到回复。