- 您现在的位置：买卖IC网 > PDF目录378056 > PM7380-PI (PMC-SIERRA INC) FRAME ENGINE AND DATA LINK MANAGER 32P672 PDF资料下载
参数资料
| 型号： | PM7380-PI |
| 厂商： | PMC-SIERRA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | FRAME ENGINE AND DATA LINK MANAGER 32P672 |
| 中文描述： | 32 CHANNEL(S), 8.192M bps, SERIAL COMM CONTROLLER, PBGA329 |
| 封装： | 31 X 31 MM, 2.33 MM HEIGHT, PLASTIC, BGA-329 |
| 文件页数： | 62/332页 |
| 文件大小： | 2520K |
| 代理商： | PM7380-PI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页
RELEASED
DATA SHEET
PM7380 FREEDM-32P672
ISSUE 5
PMC-1990262
FRAME ENGINE AND DATA LINK MANAGER 32P672
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA,INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
51
Receive Packet Queues
Receive Packet Queues are used to transfer RPDRs between the host and the
RMAC672. There are three queues: a RPDR Large Buffer Free Queue
(RPDRLFQ), a RPDR Small Buffer Free Queue (RPDRSFQ) and a RPDR Ready
Queue (RPDRRQ). The free queues contain RPDRs referencing RPDs that
define free buffers. The ready queue contains RPDRs referencing RPDs that
define buffers ready for host processing. The RMAC672 pulls RPDRs from the
free queues when it needs free data buffers. The RMAC672 places an RPDR
onto the ready queue after it has filled the buffers with data from each complete
packet. The host removes RPDRs from the ready queue to process the data
buffers. The host places the RPDRs back onto the free queues after it finishes
reading the data from the buffers.
When starting to process a packet, the RMAC672 uses a small buffer RPD to
store the first buffer of packet data. If the packet data requires more than one
buffer, the RMAC672 uses large buffer RPDs to store the remainder of the
packet. The RMAC672 links together all the RPDs required to store the packet
and returns the RPDR associated with the first RPD onto the ready queue.
All receive packet queues reside in host memory and are defined by the Rx
Queue Base (RQB) register and index registers which reside in the RMAC672.
The Rx Queue Base is the base address for the receive packet queues. Each
packet queue has four index registers which define the start and end of the
queue and the read and write locations of the queue. Each index register is 16
bits in length and defines an offset from the Rx Queue Base. Thus, as shown in
the Figure 7, the host address of a RPDR is calculated by adding the index
register to the Rx Queue Base register. The host initializes the Rx Queue Base
register and all the index registers. When an entity (either the RMAC672 or the
host) removes elements from a queue, the entity updates the read pointer for
that queue. When an entity (either the RMAC672 or the host) places elements
onto a queue, the entity updates the write pointer for that queue.
The read index for each queue points to the last valid RPDR read while the write
index points to where the next RPDR can be written. The start index points to the
first valid location within the queue; an RPDR can be written to this location.
However, the end index points to a location that is beyond a queue; an RPDR
can not be written to this location. Note however, the start index of one queue
can be set to the end index of another queue. A queue is empty when the read
index is one less than the write index; a queue is also empty if the read index is
one less than the end index and the write index equals the start index. A queue is
full when the read index is equal to the write index. Figure 7 shows the RPDR
reference queues.
相关PDF资料 |
PDF描述 |
|---|---|
| PM7381 | Frame Engine and Data Link Manager |
| PM7381-PI | 32 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER WITH ANY-PHY PACKET INTERFACE |
| PM7382-PI | FRAME ENGINE AND DATA LINK MANAGER 32P256 |
| PM7382 | Frame Engine and Data Link Manager 32P256 |
| PM7383 | FRAME ENGINE AND DATA LINK MANAGER 32A256 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PM7381 | 制造商:PMC 制造商全称:PMC 功能描述:32 LINK, 672 CHANNEL FRAME ENGINE AND DATA LINK MANAGER WITH ANY-PHY PACKET INTERFACE |
| PM7381-PI | 制造商:PMC-Sierra 功能描述:FREEDM-32a672 |
| PM7382 | 制造商:PMC 制造商全称:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER 32P256 |
发布紧急采购，3分钟左右您将得到回复。