- 您现在的位置：买卖IC网 > PDF目录368262 > PSD835G2V-A-15B81I (意法半导体) Configurable Memory System on a Chip for 8-Bit Microcontrollers PDF资料下载
参数资料
| 型号： | PSD835G2V-A-15B81I |
| 厂商： | 意法半导体 |
| 英文描述： | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| 中文描述： | 在8片位微控制器可配置存储系统 |
| 文件页数： | 83/110页 |
| 文件大小： | 570K |
| 代理商： | PSD835G2V-A-15B81I |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页当前第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页
PSD8XX Family
PSD835G2
82
-70
-90
Symbol
Parameter
Conditions
Min
Max
Min
Max
Unit
t
LVLX
t
AVLX
t
LXAX
ALE or AS Pulse Width
15
20
Address Setup Time
(Note 1)
4
6
ns
Address Hold Time
(Note 1)
7
8
ns
t
AVWL
Address Valid to Leading
Edge of WR
(Notes 1 and 3)
8
15
ns
t
SLWL
t
DVWH
t
WHDX
t
WLWH
CS Valid to Leading Edge of WR
(Note 3)
12
15
ns
WR Data Setup Time
(Note 3)
25
35
ns
WR Data Hold Time
(Notes 3 and 7)
4
5
ns
WR Pulse Width
(Note 3)
28
35
ns
t
WHAX1
Trailing Edge of WR to Address
Invalid
(Note 3)
6
8
ns
t
WHAX2
Trailing Edge of WR to DPLD
Address Input Invalid
(Note 3 and 6)
0
0
ns
t
WHPV
Trailing Edge of WR to Port Output
Valid Using I/O Port Data Register
(Note 3)
27
30
ns
t
WLMV
WR Valid to Port Output Valid Using
Micro
Cell Register Preset/Clear
Data Valid to Port Output Valid
Using Micro
Cell Register
Preset/Clear
(Notes 3 and 4)
48
55
ns
t
DVMV
(Notes 3 and 5)
42
55
ns
t
AVPV
Address Input Valid to Address
Output Delay
(Note 2)
20
25
ns
Write Timing
(5 V ± 10% Versions)
NOTES:
1.
Any input used to select an internal PSD8XX function.
In multiplexed mode, latched addresses generated from ADIO delay to address output on any Port.
WR timing has the same timing as E and DS signals.
Assuming data is stable before active write signal.
Assuming write is active before data becomes valid.
t
WHAX2
is Address Hold Time for DPLD inputs that are used to generate chip selects for internal PSD memory.
t
WHDX
is 6ns when writing to the Output Micro
Cell Registers AB and BC.
2.
3.
4.
5.
6.
7.
Microcontroller Interface – PSD835G2 AC/DC Parameters
(5V ±10% Versions)
相关PDF资料 |
PDF描述 |
|---|---|
| PSD835G2V-A-15J | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-A-15JI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-A-15M | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-A-15MI | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
| PSD835G2V-A-15U | Configurable Memory System on a Chip for 8-Bit Microcontrollers |
相关代理商/技术参数 |
参数描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 简单可编程逻辑器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 逻辑系列:TICPAL22V10Z 大电池数量:10 最大工作频率:66 MHz 延迟时间:25 ns 工作电源电压:4.75 V to 5.25 V 电源电流:100 uA 最大工作温度:+ 75 C 最小工作温度:0 C 安装风格:Through Hole 封装 / 箱体:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 复杂可编程逻辑器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。