- 您现在的位置：买卖IC网 > PDF目录69314 > R5F5630BDDFB 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP144 PDF资料下载
参数资料
| 型号： | R5F5630BDDFB |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP144 |
| 封装： | 20 X 20 MM, 0.50 MM PITCH, PLASTIC, LQFP-144 |
| 文件页数： | 121/337页 |
| 文件大小： | 14635K |
| 代理商： | R5F5630BDDFB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页当前第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页
R01UH0040EJ0100 Rev.1.00
Page 207 of 1657
Sep 8, 2011
RX630 Group
7. Option-Setting Memory
IWDTRPES[1:0] Bits (IWDT Window End Position Select)
These bits select the position of the end of the window for the down-counter as 0%, 25%, 50%, or 75% of the value being
counted by the counter. The value of the window end position must be smaller than the value of the window start position
(window start position > window end position). If the value for the window end position is greater than the value for the
window start position, only the value for the window start position is effective.
The counter values corresponding to the settings for the start and end positions of the window in the IWDTRPSS[1:0]
and IWDTRPES[1:0] bits vary with the setting of the IWDTTOPS[1:0] bits.
For details, refer to section 29, Independent Watchdog Timer (IWDTa).
IWDTRPSS[1:0] Bits (IWDT Window Start Position Select)
These bits select the position where the window for the down-counter starts as 25%, 50%, 75%, or 100% of the value
being counted (the point at which counting starts is 100% and the point at which an underflow occurs is 0%). The
interval between the positions where the window starts and ends becomes the period in which refreshing is possible, and
refreshing is not possible outside this period.
For details, refer to section 29, Independent Watchdog Timer (IWDTa).
IWDTRSTIRQS Bit (IWDT Reset Interrupt Request Select)
The setting of this bit selects the operation on an underflow of the down-counter or generation of a refresh error. Either
an independent watchdog timer reset or a non-maskable interrupt request is selectable.
For details, refer to section 29, Independent Watchdog Timer (IWDTa).
IWDTSLCSTP Bit (IWDT Sleep Mode Count Stop Control)
This bit selects to stop counting when entering sleep, software standby, deep software standby, or all-module clock stop
mode.
For details, see section 29, Independent Watchdog Timer (IWDTa).
WDTSTRT Bit (WDT Start Mode Select)
This bit selects the mode in which the WDT is activated after a reset (stopped state or activated in auto-start mode).
When activated in auto-start mode, the OFS0 register setting for the WDT is effective.
WDTTOPS[1:0] Bits (WDT Timeout Period Select)
These bits select the timeout period, i.e. the time it takes for the downcounter to underflow, as 1024, 4096, 8192, or
16384 cycles of the frequency-divided clock set by the WDTCKS[3:0] bits. The time (number of PCLK cycles) it takes
to underflow after a refresh operation is determined by a combination of the WDTCKS[3:0] bits and WDTTOPS[1:0]
bits.
For details, see section 28, Watchdog Timer (WDTA).
WDTCKS[3:0] Bits (WDT Clock Frequency Division Ratio Select)
These bits select, from 1/4, 1/64, 1/128, 1/512, 1/2048, and 1/8192, the division ratio of the prescaler to divide the
frequency of PCLK. Using the setting of these bits together with the WDTTOPS[1:0] bit setting, the WDT counting
period can be set from 4096 to 134217728 PCLK cycles.
For details, see section 28, Watchdog Timer (WDTA).
相关PDF资料 |
PDF描述 |
|---|---|
| R5F5630DCDFC | 32-BIT, FLASH, 100 MHz, MICROCONTROLLER, PQFP176 |
| R5F61634N50FPV | 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP120 |
| R5F61642N50FPV | 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP144 |
| R5F61648N50FPV | 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP144 |
| R5F61648N50FPV | 32-BIT, FLASH, 50 MHz, MICROCONTROLLER, PQFP144 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| R5F5630BDDFB#V0 | 制造商:Renesas Electronics Corporation 功能描述:RX630 1MB, 96KB LQFP144 100MHZ - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 1MB FLASH 144LQFP |
| R5F5630BDDFC | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:Renesas MCUs |
| R5F5630BDDFC#V0 | 制造商:Renesas Electronics Corporation 功能描述:RX630 1MB/96KB CAN LQFP176 - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 1MB FLASH 176LQFP |
| R5F5630BDDFP | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:Renesas MCUs |
| R5F5630BDDFP#V0 | 制造商:Renesas Electronics Corporation 功能描述:RX630 1MB, 96KB LQFP100 100MHZ - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 1MB FLASH 100LQFP |
发布紧急采购，3分钟左右您将得到回复。