参数资料
型号: S3C3410XXX-QA
元件分类: 微控制器/微处理器
英文描述: 32-BIT, MROM, 40 MHz, RISC MICROCONTROLLER, PQFP128
封装: 14 X 20 MM, QFP-128
文件页数: 86/314页
文件大小: 1701K
代理商: S3C3410XXX-QA
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页当前第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页
UNIFIED CACHE & INTERNAL SRAM
S3C3410X RISC MICROPROCESSOR
5-6
CACHE FLUSHING
The cache content as well as Tag at the specific line can be accessed by S/W. In S3C3410X, the memory array
of set 0 is mapped to the address of 0x10000000 – 0x100007ff, which is 2KB size. Similarly, the memory array of
set 1 is mapped to the address of 0x10800000 – 0x108007ff, which is also 2KB size. The Tag array is also
mapped to the address of 0x11000000 – 0x110001ff, which is 512B size. As we explained in previous chapter,
the width of Tag data is total 36-bit, which consists of 2bit CS, 17/16-bit Tag data for 2KB/4KB for set 0, and
17/16-bit Tag data for 2KB/4KB for set 1. In detail, the 16-bit Tag data(Tag[15:0]) of set 1 and 16-bit Tag
data(Tag[15:0]) of set 1 is mapped to the address of 0x11000000. The CS field of the Tag is mapped to the
address of 0x11000004. In this case, CS[1] and CS[0] are corresponding to the data bus of D[31] and D[30]. If
user specify the 2KB cache size, lower 16-bit Tag data of set 1 and lower 16-bit Tag data of set 0 is mapped to
the address of 0x11000000. The remained CS field, upper Tag bit of set 1 and upper Tag bit of set 0 are mapped
to the address of 0x11000004. In this case, CS[1], CS[0], Tag[16] for set 1, and Tag[16] for set 0 are
corresponding to the data bus of D[31], D[30], D[29], and D[28]. The next line will be corresponding to the
address of 0x11000008, 0x11000010, and so on. The memory allocation table of the Tag RAM and Set 0, 1
cache memory is as follows:
Item
Address
Comment
Set 0
0x10000000 – 0x100007ff
2KB
Set 1
0x10800000 – 0x108007ff
2KB
Tag RAM
0x11000000 – 0x110001ff
512B
NOTE: Cache flushing must be executed only in the cache disable mode.
NON-CACHE AREA CONTROL BIT
The S3C3410X can support the 128MB addressing range and it means that the internal address A[26:0] are only
effective even if the CPU can generate the A[31:0] of the internal address. If the S/W generate the address
beyond this range, the cache controller and the memory controller will treat this address as special case. The
reality is as follow. The cache controller accepts the address of A[27:0] and determine whether this access should
be cached, or not when A[27]=0. In other word, the access should be cached if the A[26:0] is corresponding to the
cacheable region and should not be cached if the A[26:0] is corresponding to the non-cacheable region. If A[27] =
1, the cache controller treat this access as non-cacheable access even if the A[26:0] is corresponding to
cacheable or non-cacheable region. When A[27]=1 and the A[26:0] is corresponding to the cacheable region, the
cache controller should treat this access as non-cacheable access and the memory controller should execute the
memory access by using A[26:0] address. The cache controller discard the address of A[31:28] and the memory
controller also discard the address of A[31:27].
相关PDF资料
PDF描述
S3C70F2XX-SO 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDSO32
S3C70F4XX-AV 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP30
S3C72M9XX-QA 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PQFP128
S3P72M9-QA 4-BIT, OTPROM, 6 MHz, MICROCONTROLLER, PQFP128
S3C7414XX-AQ 4-BIT, MROM, 6 MHz, MICROCONTROLLER, PDIP42
相关代理商/技术参数
参数描述
S3-C3-5V 制造商:Panasonic Electric Works 功能描述:
S3C380D 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:Samsung S3C380D 16/32-bit RISC microcontroller is a cost-effective and high-performance microcontroller solution for TV applications.
S3C44B0X 制造商:SAMSUNG 制造商全称:Samsung semiconductor 功能描述:RISC MICROPROCESSOR
S3C44B0X01 制造商:Samsung Semiconductor 功能描述:3C44B0X01
S3C44B0X01-ED80 制造商:Samsung 功能描述:S3C44B0X01-ED80 - Trays