- 您现在的位置：买卖IC网 > PDF目录85256 > SC515846CPV (FREESCALE SEMICONDUCTOR INC) 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP112 PDF资料下载
参数资料
| 型号： | SC515846CPV |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP112 |
| 封装： | LQFP-112 |
| 文件页数： | 23/142页 |
| 文件大小： | 6464K |
| 代理商： | SC515846CPV |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页当前第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页
Device User Guide — 9S12DT128DGV2/D V02.15
119
Freescale Semiconductor
A.5 Reset, Oscillator and PLL
This section summarizes the electrical characteristics of the various startup scenarios for Oscillator and
Phase-Locked-Loop (PLL).
A.5.1 Startup
(Table A-14) summarizes several startup characteristics explained in this section. Detailed description of
the startup behavior can be found in the Clock and Reset Generator (CRG) Block User Guide.
Table A-14 Startup Characteristics
A.5.1.1 POR
The release level VPORR and the assert level VPORA are derived from the VDD Supply. They are also valid
if the device is powered externally. After releasing the POR reset the oscillator and the clock quality check
are started. If after a time tCQOUT no valid oscillation is detected, the MCU will start using the internal self
clock. The fastest startup time possible is given by nuposc.
A.5.1.2 SRAM Data Retention
Provided an appropriate external reset signal is applied to the MCU, preventing the CPU from executing
code when VDD5 is out of specification limits, the SRAM contents integrity is guaranteed if after the reset
the PORF bit in the CRG Flags Register has not been set.
A.5.1.3 External Reset
When external reset is asserted for a time greater than PWRSTL the CRG module generates an internal
reset, and the CPU starts fetching the reset vector without doing a clock quality check, if there was an
oscillation before reset.
A.5.1.4 Stop Recovery
Out of STOP the controller can be woken up by an external interrupt. A clock quality check as after POR
is performed before releasing the clocks to the system.
Conditions are shown in (Table A-4) unless otherwise noted
Num C
Rating
Symbol
Min
Typ
Max
Unit
1
T POR release level
VPORR
2.07
V
2
T POR assert level
VPORA
0.97
V
3
D Reset input pulse width, minimum input time
PWRSTL
2
tosc
4
D Startup from Reset
nRST
192
196
nosc
5
D Interrupt pulse width, IRQ edge-sensitive mode
PWIRQ
20
ns
6
D Wait recovery startup time
tWRS
14
tcyc
相关PDF资料 |
PDF描述 |
|---|---|
| S3S12HN64J3CAA | 16-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| S3S12HN64J3VAA | 16-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP80 |
| SC103335VR400B | 32-BIT, 400 MHz, MICROPROCESSOR, PBGA272 |
| SAH-XC2265N-40F40L | 32-BIT, FLASH, 40 MHz, RISC MICROCONTROLLER, PQFP100 |
| SCN8032HCFA44 | 8-BIT, 7.5 MHz, MICROCONTROLLER, PQCC44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SC515847 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MC9S12DT128 Device User Guide V02.09 |
| SC515848 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Device User Guide |
| SC515849 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:MC9S12DT128 Device User Guide V02.09 |
| SC516/WH | 制造商:CQR Security 功能描述:REED AND MAGNET HOUSING |
| SC51601FBR2 | 制造商:Motorola Inc 功能描述: |
发布紧急采购，3分钟左右您将得到回复。