- 您现在的位置：买卖IC网 > PDF目录2108 > SI5351C-A-GU (Silicon Laboratories Inc)IC CLK GEN PLL BLANK CUST 24QSOP PDF资料下载
参数资料
| 型号： | SI5351C-A-GU |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 16/72页 |
| 文件大小： | 0K |
| 描述： | IC CLK GEN PLL BLANK CUST 24QSOP |
| 标准包装： | 56 |
| 系列： | MultiSynth™ |
| 类型： | * |
| PLL： | 是 |
| 输入： | 时钟，晶体 |
| 输出： | CMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 3:8 |
| 差分 - 输入:输出： | 无/无 |
| 频率 - 最大： | 133MHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 2.25 V ~ 3.63 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 24-SSOP（0.154"，3.90mm 宽） |
| 供应商设备封装： | 24-QSOP |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Si5351A/B/C
Preliminary Rev. 0.95
23
7. Register Map Summary
The following is a summary of the register map used to read status, control, and configure the Si5351.
Register
7
6
5
4
3
2
1
0
0
SYS_INIT
LOL_B
LOL_A
LOS
REVID[1:0]
1
SYSCAL_
STKY
LOS_B_
STKY
LOL_A_
STKY
LOS_
STKY
2
SYSCAL_
MASK
LOS_B_
MASK
LOL_A _
MASK
LOS_
MASK
3
CLK7_EN
CLK6_EN
CLK5_EN
CLK4_EN
CLK3_EN
CLK2_EN
CLK1_EN
CLK0_EN
4–8
Reserved
9
OEB_CLK7
OEB_CLK6
OEB_CLK5
OEB_CLK4
OEB_CLK3
OEB_CLK2
OEB_CLK1
OEB_CLK0
10–14
Reserved
15
0
PLLB_SRC
PLLA_SRC
0
16
CLK0_PDN
MS0_INT
MS0_SRC
CLK0_INV
CLK0_SRC[1:0]
CLK0_IDRV[1:0]
17
CLK1_PDN
MS1_INT
MS1_SRC
CLK1_INV
CLK1_SRC[1:0]
CLK1_IDRV[1:0]
18
CLK2_PDN
MS2_INT
MS2_SRC
CLK2_INV
CLK2_SRC[1:0]
CLK2_IDRV[1:0]
19
CLK3_PDN
MS3_INT
MS3_SRC
CLK3_INV
CLK3_SRC[1:0]
CLK3_IDRV[1:0]
20
CLK4_PDN
MS4_INT
MS4_SRC
CLK4_INV
CLK4_SRC[1:0]
CLK4_IDRV[1:0]
21
CLK5_PDN
MS5_INT
MS5_SRC
CLK5_INV
CLK5_SRC[1:0]
CLK5_IDRV[1:0]
22
CLK6_PDN
FBA_INT
MS6_SRC
CLK6_INV
CLK6_SRC[1:0]
CLK6_IDRV[1:0]
23
CLK7_PDN
FBB_INT
MS6_SRC
CLK7_INV
CLK7_SRC[1:0]
CLK7_IDRV[1:0]
24
CLK3_DIS_STATE
CLK2_DIS_STATE
CLK1_DIS_STATE
CLK0_DIS_STATE
25
CLK7_DIS_STATE
CLK6_DIS_STATE
CLK5_DIS_STATE
CLK4_DIS_STATE
26–41
PLL, MultiSynth, and output clock delay offset Configuration Registers.
Use ClockBuilder Desktop Software to Determine These Register Values.
42
MS0_P3[15:8]
43
MS0_P3[7:0]
44
R0_DIV[2:0]
MS0_P1[17:16]
45
MS0_P1[15:8]
46
MS0_P1[7:0]
47
MS0_P3[19:16]
MS0_P2[19:16]
48
MS0_P2[15:8]
49
MS0_P2[7:0]
50
MS1_P3[15:8]
51
MS1_P3[7:0]
52
R1_DIV[2:0]
MS1_P1[17:16]
53
MS1_P1[15:8]
54
MS1_P1[7:0]
55
MS1_P3[19:16]
MS1_P2[19:16]
56
MS1_P2[15:8]
57
MS1_P2[7:0]
58
MS2_P3[15:8]
59
MS2_P3[7:0]
60
R2_DIV[2:0]
MS2_P1[17:16]
61
MS2_P1[15:8]
62
MS2_P1[7:0]
63
MS2_P3[19:16]
MS2_P2[19:16]
64
MS2_P2[15:8]
65
MS2_P2[7:0]
相关PDF资料 |
PDF描述 |
|---|---|
| SI5364-G-BC | IC PREC PORT CARD CLOCK 99CBGA |
| SI5364-H-BL | IC CLK MULT SONET/SDH 99-PBGA |
| SI5365-C-GQ | IC CLOCK MULTIPLIER PROG 100TQFP |
| SI5366-C-GQ | IC CLOCK MULTIPLIER PREC 100TQFP |
| SI5367A-C-GQ | IC CLOCK MULTIPLIER PROG 100TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SI5351C-A-GUR | 功能描述:时钟发生器及支持产品 Dual PLL 133MHz Clk Dual In and I2C 8Out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351C-Axxxxx-GM | 功能描述:时钟发生器及支持产品 Any-Rate, Dual PLL 133MHz Clock with Dual Input and I2C, 8 outputs, 20-QFN (customized) RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351C-Axxxxx-GU | 功能描述:时钟发生器及支持产品 Any-Rate, Dual PLL 133MHz Clock with Dual Input and I2C, 8 outputs, 24-QSOP (customized) RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5351C-B02277-GM | 制造商:Silicon Laboratories Inc 功能描述:CLOCK GENERATOR WITH FREQUENCY PLAN - Rail/Tube |
| SI5351C-B02277-GMR | 制造商:Silicon Laboratories Inc 功能描述:CLOCK GENERATOR WITH FREQUENCY PLAN - Tape and Reel |
发布紧急采购，3分钟左右您将得到回复。