- 您现在的位置：买卖IC网 > PDF目录69342 > SI5351C-AGM (SILICON LABORATORIES) 160 MHz, PROC SPECIFIC CLOCK GENERATOR, QCC20 PDF资料下载
参数资料
| 型号： | SI5351C-AGM |
| 厂商： | SILICON LABORATORIES |
| 元件分类： | 时钟产生/分配 |
| 英文描述： | 160 MHz, PROC SPECIFIC CLOCK GENERATOR, QCC20 |
| 封装： | MO-220VGGD-8, QFN-20 |
| 文件页数： | 24/72页 |
| 文件大小： | 487K |
| 代理商： | SI5351C-AGM |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Si5351A/B/C
30
Preliminary Rev. 0.95
Reset value = 0000 0000
Register 16. CLK0 Control
Bit
D7D6D5D4D3D2D1D0
Name
CLK0_PDN
MS0_INT
MS0_SRC
CLK0_INV
CLK0_SRC[1:0]
CLK0_IDRV[1:0]
Type
R/W
Bit
Name
Function
7
CLK0_PDN
Clock 0 Power Down.
This bit allows powering down the CLK0 output driver to conserve power when the out-
put is unused.
0: CLK0 is powered up.
1: CLK0 is powered down.
6MS0_INT
MultiSynth 0 Integer Mode.
This bit can be used to force MS0 into Integer mode to improve jitter performance. Note
that the fractional mode is necessary when a delay offset is specified for CLK0.
0: MS0 operates in fractional division mode.
1: MS0 operates in integer mode.
5MS0_SRC
MultiSynth Source Select for CLK0.
0: Select PLLA as the source for MultiSynth0.
1: Select PLLB (Si5351A/C only) or VCXO (Si5351B only) MultiSynth0.
4
CLK0_INV
Output Clock 0 Invert.
0: Output Clock 0 is not inverted.
1: Output Clock 0 is inverted.
3:2
CLK0_SRC[1:0] Output Clock 0 Input Source.
These bits determine the input source for CLK0.
00: Select the XTAL as the clock source for CLK0. This option by-passes both synthesis
stages (PLL/VCXO & MultiSynth) and connects CLK0 directly to the oscillator which
generates an output frequency determined by the XTAL frequency.
01: Select CLKIN as the clock source for CLK0. This by-passes both synthesis stages
(PLL/VCXO & MultiSynth) and connects CLK0 directly to the CLKIN input. This essen-
tially creates a buffered output of the CLKIN input.
10: Reserved. Do not select this option.
11: Select MultiSynth 0 as the source for CLK0. Select this option when using the
Si5351 to generate free-running or synchronous clocks.
1:0
CLK0_IDRV[1:0] CLK0 Output Rise and Fall time / Drive Strength Control.
00: 2 mA
01: 4 mA
10: 6 mA
11: 8 mA
相关PDF资料 |
PDF描述 |
|---|---|
| SI5351A-AGM | 160 MHz, PROC SPECIFIC CLOCK GENERATOR, QCC20 |
| SIS600 | MULTIFUNCTION PERIPHERAL, PBGA487 |
| SL15100ZC-XXX | 200 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| SL15100ZI-XXX | 200 MHz, OTHER CLOCK GENERATOR, PDSO8 |
| SL18860DCT | 52 MHz, OTHER CLOCK GENERATOR, PDSO10 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| Si5351C-A-GM | 功能描述:时钟发生器及支持产品 AnyRate 2 PLL 125MHz Clk w/2 In&I2C 8out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5351C-A-GMR | 功能描述:时钟发生器及支持产品 Dual PLL 133MHz Clk Dual In and I2C 8Out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351C-A-GT | 功能描述:时钟发生器及支持产品 AnyRate 2 PLL 125MHz Clk w/2 In&I2C 3out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SI5351C-A-GTR | 功能描述:时钟发生器及支持产品 Dual PLL 125MHz Clk Dual In and I2C 3Out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| Si5351C-A-GU | 功能描述:时钟发生器及支持产品 AnyRate 2 PLL 125MHz Clk w/2 In&I2C 8out RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。