- 您现在的位置：买卖IC网 > PDF目录2017 > SL28647CLCT (Silicon Laboratories Inc)IC CLOCK CK505 DIFF PAIR 72QFN PDF资料下载
参数资料
| 型号： | SL28647CLCT |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 2/27页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505 DIFF PAIR 72QFN |
| 标准包装： | 2,000 |
| 类型： | 时钟/频率发生器，多路复用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服务器 |
| 输入： | 晶体 |
| 输出： | HCSL，LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:22 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 400MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | * |
| 封装/外壳： | * |
| 供应商设备封装： | * |
| 包装： | * |
第1页当前第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页
SL28647
.....................Document #: 001-05103 Rev *B Page 10 of 27
0
HW
PWRGOOD
Power on reset status bit
0 = All of the below conditions are not meet
1 = Valid voltage levels exist on VDD_SRC/CPU, VDD_REF, VDDA,
VDD_48, VDD_PCI and CKPWRGD is asserted and external crystal is
detected.
Byte 12 Control Register 12
Bit
@Pup
Name
Description
Byte 13 Control Register 13
Bit
@Pup
Name
Description
7
0
CLKREQ#9
CLKREQ#9 Input Enable
0 = Disabled, 1 = Enabled
6
0
CLKREQ#8
CLKREQ#8 Input Enable
0 = Disabled, 1 = Enabled
5
0
CLKREQ#7
CLKREQ#7 Input Enable
0 = Disabled, 1 = Enabled
4
0
CLKREQ#6
CLKREQ#6 Input Enable
0 = Disabled, 1 = Enabled
3
0
CLKREQ#5
CLKREQ#5 Input Enable
0 = Disabled, 1 = Enabled
2
0
CLKREQ#4
CLKREQ#4 Input Enable
0 = Disabled, 1 = Enabled
1
0
CLKREQ#3
CLKREQ#3 Input Enable
0 = Disabled, 1 = Enabled
0
CLKREQ#2
CLKREQ#2 Input Enable
0 = Disabled, 1 = Enabled
Byte 14 Control Register 14
Bit
@Pup
Name
Description
7
0
CLKREQ#1
CLKREQ#1 Input Enable
0 = Disabled, 1 = Enabled
6
1
LCD _96/100M Clock
Speed
LCD 96_100M Clock Speed
0 = 96 MHz, 1 = 100 MHz
5
1
27M_SS Bit 0
27M SS Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
4
1
27M_non-SS Bit 0
27M non-SS Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
3
1
PCI4 Bit 0
PCI4 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
2
1
PCI3 Bit 0
PCI3 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
1
PCI2 Bit 0
PCI2 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
0
1
PCI1 Bit 0
PCI1Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = Highh
Byte 15 Control Register 15
Bit
@Pup
Name
Description
7
HW
TME_STRAP
Trusted mode enable strap status,
0 = Normal
1 = No overclocking (default)
6
1
RESERVED
5
1
RESERVED
相关PDF资料 |
PDF描述 |
|---|---|
| SL28748ELIT | IC CLOCK CALPELLA CK505 32QFN |
| SL28770ELI | IC CLOCK CALPELLA CK505 32QFN |
| SL28773ELI | IC CLOCK CK505 PCIE INTEL 32QFN |
| SL28774ELIT | IC CLOCK CK505 CALPELLA 32QFN |
| SL28779ELIT | IC CLOCK CALPELLA CK505 32QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SL28748ELC | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28748ELCT | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28748ELCTR | 制造商:Silicon Laboratories Inc 功能描述: |
| SL28748ELI | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28748ELIT | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。