- 您现在的位置：买卖IC网 > PDF目录2017 > SL28647CLCT (Silicon Laboratories Inc)IC CLOCK CK505 DIFF PAIR 72QFN PDF资料下载
参数资料
| 型号： | SL28647CLCT |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 26/27页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505 DIFF PAIR 72QFN |
| 标准包装： | 2,000 |
| 类型： | 时钟/频率发生器，多路复用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU 服务器 |
| 输入： | 晶体 |
| 输出： | HCSL，LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:22 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 400MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | * |
| 封装/外壳： | * |
| 供应商设备封装： | * |
| 包装： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页
SL28647
.......................Document #: 001-05103 Rev *B Page 8 of 27
6
0
TEST_MODE
Test Clock Mode Entry Control
0 = Normal operation, 1 = REF/N or Tri-state mode,
5
1
REF1 Bit0
REF1 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
4
1
REF0 Bit0
REF0 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
3
1
PCI, PCIF and SRC clock
outputs except those set to
free running
SW PCI_STP Function
0 = SW PCI_STP assert, 1= SW PCI_STP deassert
When this bit is set to 0, all STOPPABLE PCI, PCIF and SRC outputs will
be stopped in a synchronous manner with no short pulses.
When this bit is set to 1, all STOPPED PCI, PCIF and SRC outputs will
resume in a synchronous manner with no short pulses.
2
HW
FSC
FSC Reflects the value of the FSC pin sampled on power up
0 = FSC was low during CK_PWRGD assertion
1
HW
FSB
FSB Reflects the value of the FSB pin sampled on power up
0 = FSB was low during CK_PWRGD assertion
0
HW
FSA
FSA Reflects the value of the FSA pin sampled on power up
0 = FSA was low during CK_PWRGD assertion
Byte 7 Control Register 7 (continued)
Bit
@Pup
Name
Description
Byte 8 Vendor ID
Bit
@Pup
Name
Description
7
0
Revision Code Bit 3
6
0
Revision Code Bit 2
5
1
Revision Code Bit 1
4
0
Revision Code Bit 0
3
1
Vendor ID Bit 3
2
0
Vendor ID Bit 2
1
0
Vendor ID Bit 1
0
Vendor ID Bit 0
Byte 9 Control Register 9
Bit
@Pup
Name
Description
7
0
RESERVED
6
0
RESERVED
5
0
RESERVED
4
0
RESERVED
3
1
RESERVED
2
1
48M Bit0
48M Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
1
RESERVED
0
1
PCIF0 Bit0
PCIF0 Slew Rate Control Bit 0, See Table 6 for more detail
0 = Low, 1 = High
Byte 10 Control Register 10
Bit
@Pup
Name
Description
7
0
RESERVED
6
0
RESERVED
相关PDF资料 |
PDF描述 |
|---|---|
| SL28748ELIT | IC CLOCK CALPELLA CK505 32QFN |
| SL28770ELI | IC CLOCK CALPELLA CK505 32QFN |
| SL28773ELI | IC CLOCK CK505 PCIE INTEL 32QFN |
| SL28774ELIT | IC CLOCK CK505 CALPELLA 32QFN |
| SL28779ELIT | IC CLOCK CALPELLA CK505 32QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SL28748ELC | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28748ELCT | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28748ELCTR | 制造商:Silicon Laboratories Inc 功能描述: |
| SL28748ELI | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SL28748ELIT | 功能描述:时钟发生器及支持产品 Calpella IronLake Jasper Forest IbexPk RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。