- 您现在的位置：买卖IC网 > PDF目录1968 > SM320F28335GHHAEP (Texas Instruments)IC DIGITAL SIGNAL CTLR 179-BGA PDF资料下载
参数资料
| 型号： | SM320F28335GHHAEP |
| 厂商： | Texas Instruments |
| 文件页数： | 117/167页 |
| 文件大小： | 0K |
| 描述： | IC DIGITAL SIGNAL CTLR 179-BGA |
| 产品培训模块： | ControlSUITE Motor Signal Chain Overview TPS75005 Single IC Power for C2000 MCU |
| 标准包装： | 189 |
| 系列： | TMS320F28x3x Delfino™, C2000™ |
| 核心处理器： | C28x |
| 芯体尺寸： | 32-位 |
| 速度： | 150MHz |
| 连通性： | CAN，EBI/EMI，I²C，McBSP，SCI，SPI，UART/USART |
| 外围设备： | DMA，POR，PWM，WDT |
| 输入/输出数： | 88 |
| 程序存储器容量： | 512KB（256K x 16） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 34K x 16 |
| 电压 - 电源 (Vcc/Vdd)： | 1.805 V ~ 1.995 V |
| 数据转换器： | A/D 16x12b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 179-LFBGA |
| 包装： | 托盘 |
| 产品目录页面： | 718 (CN2011-ZH PDF) |
| 其它名称： | 296-25243 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页当前第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页
SPRS581D – JUNE 2009 – REVISED MAY 2012
Table 3-14. PLLCR(1) Bit Descriptions
SYSCLKOUT (CLKIN)
PLLCR[DIV] VALUE(2) (3)
PLLSTS[DIVSEL] = 0 or 1
PLLSTS[DIVSEL] = 2
PLLSTS[DIVSEL] = 3
0000 (PLL bypass)
OSCCLK/4 (Default)
OSCCLK/2
OSCCLK
0001
(OSCCLK * 1)/4
(OSCCLK * 1)/2
–
0010
(OSCCLK * 2)/4
(OSCCLK * 2)/2
–
0011
(OSCCLK * 3)/4
(OSCCLK * 3)/2
–
0100
(OSCCLK * 4)/4
(OSCCLK * 4)/2
–
0101
(OSCCLK * 5)/4
(OSCCLK * 5)/2
–
0110
(OSCCLK * 6)/4
(OSCCLK * 6)/2
–
0111
(OSCCLK * 7)/4
(OSCCLK * 7)/2
–
1000
(OSCCLK * 8)/4
(OSCCLK * 8)/2
–
1001
(OSCCLK * 9)/4
(OSCCLK * 9)/2
–
1010
(OSCCLK * 10)/4
(OSCCLK * 10)/2
–
1011 - 1111
Reserved
(1)
By default, PLLSTS[DIVSEL] is configured for /4. (The boot ROM changes this to /2.) PLLSTS[DIVSEL] must be 0 before writing to the
PLLCR and should be changed only after PLLSTS[PLLLOCKS] = 1.
(2)
The PLL control register (PLLCR) and PLL Status Register (PLLSTS) are reset to their default state by the XRS signal or a watchdog
reset only. A reset issued by the debugger or the missing clock detect logic have no effect.
(3)
This register is EALLOW protected.
Table 3-15. CLKIN Divide Options
PLLSTS [DIVSEL]
CLKIN DIVIDE
0
/4
1
/4
2
/2
3
/1(1)
(1)
This mode can be used only when the PLL is bypassed or off.
The PLL-based clock module provides two modes of operation:
Crystal-operation - This mode allows the use of an external crystal/resonator to provide the time base
to the device.
External clock source operation - This mode allows the internal oscillator to be bypassed. The device
clocks are generated from an external clock source input on the X1 or the XCLKIN pin.
Table 3-16. Possible PLL Configuration Modes
CLKIN AND
PLL MODE
REMARKS
PLLSTS[DIVSEL]
SYSCLKOUT
Invoked by the user setting the PLLOFF bit in the PLLSTS register. The PLL block
is disabled in this mode. This can be useful to reduce system noise and for low
0, 1
OSCCLK/4
PLL Off
power operation. The PLLCR register must first be set to 0x0000 (PLL Bypass)
2
OSCCLK/2
before entering this mode. The CPU clock (CLKIN) is derived directly from the
3
OSCCLK/1
input clock on either X1/X2, X1 or XCLKIN.
PLL Bypass is the default PLL configuration upon power-up or after an external
0, 1
OSCCLK/4
reset (XRS). This mode is selected when the PLLCR register is set to 0x0000 or
PLL Bypass
2
OSCCLK/2
while the PLL locks to a new frequency after the PLLCR register has been
3
OSCCLK/1
modified. In this mode, the PLL itself is bypassed but the PLL is not turned off.
Achieved by writing a non-zero value n into the PLLCR register. Upon writing to the
0, 1
OSCCLK*n/4
PLL Enable
PLLCR the device will switch to PLL Bypass mode until the PLL locks.
2
OSCCLK*n/2
Copyright 2009–2012, Texas Instruments Incorporated
Functional Overview
53
Product Folder Link(s): SM320F28335-EP
相关PDF资料 |
PDF描述 |
|---|---|
| SMA4306-TL-H | IC OSC FOR LASER DIODE SCH6 |
| SN65LVDS047DG4 | IC LVDS QUAD DIFF DVR 16-SOIC |
| SN65LVDS390DG4 | IC DIFF LINE RECEIVER HS 16-SOIC |
| SN65LVDS94DGGG4 | IC LVDS SERDES RECEIVER 56-TSSOP |
| SN74LV4066APW | IC SWITCH QUAD 1X1 14TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SM320F28335GJZMEP | 功能描述:数字信号处理器和控制器 - DSP, DSC EP Digital Signal Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| SM320F28335-HT | 制造商:TI 制造商全称:Texas Instruments 功能描述:Digital Signal Controller (DSC) |
| SM320F28335KGDS1 | 功能描述:数字信号处理器和控制器 - DSP, DSC High Temp DSC RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| SM320F28335PTPMEP | 功能描述:数字信号处理器和控制器 - DSP, DSC EP Dig Signal Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| SM320F28335PTPS | 制造商:Texas Instruments 功能描述:Hirel version of INDUS - 150C Device 制造商:Texas Instruments 功能描述:IC DIGITAL SIGNAL CTRLR 176BGA |
发布紧急采购，3分钟左右您将得到回复。