- 您现在的位置：买卖IC网 > PDF目录9613 > SPL505YC256BTT (Silicon Laboratories Inc)IC CLOCK CK505 BEARLAKE 56TSSOP PDF资料下载
参数资料
| 型号： | SPL505YC256BTT |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 9/27页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK CK505 BEARLAKE 56TSSOP |
| 标准包装： | 2,000 |
| 类型： | 时钟/频率发生器，多路复用器 |
| PLL： | 是 |
| 主要目的： | Intel CPU，PCI Express（PCIe） |
| 输入： | 晶体 |
| 输出： | LVCMOS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:22 |
| 差分 - 输入:输出： | 无/是 |
| 频率 - 最大： | 400MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | * |
| 封装/外壳： | * |
| 供应商设备封装： | * |
| 包装： | * |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页
SPL505YC25
....................Document #: 001-03543 Rev *E Page 17 of 27
.
PD_RESTORE
If a ‘0’ is set for Byte 0 bit 0 then, upon assertion of PWRDWN#
LOW, the CY505 will initiate a full reset. The results of this will
be that the clock chip will emulate a cold power on start and
go to the ‘Latches Open’ state. If the PD_RESTORE bit is set
to a ‘1’ then the configuration is stored upon PWRDWN#
asserted LOW. Note that if the iAMT bit, Byte 0 bit 3, is set to
a ‘1’ then the PD_RESTORE bit must be ignored. In other
words, in Intel iAMT mode, PWRDWN# reset is not allowed.
Figure 7. CK_PWRGD Timing Diagram
Table 6. Output Driver Status during PCI-STOP# and CPU-STOP#
PCI_STOP# Asserted
CPU_STOP# Asserted
SMBus OE Disabled
Single-ended Clocks Stoppable
Driven Low
Running
Driven Low
Non Stoppable
Running
Differential Clocks
Stoppable
Clock Drive High
Clock# Driven Low
Clock Drive High
Clock# Driven Low
Driven Low or 20K
pulldown
Non Stoppable
Running
Table 7. Output Driver Status
All Single-ended Clocks
All Differential Clocks except
CPU1
w/o Strap
w/Strap
Clock
Clock#
Clock
Clock#
Latches Open State
Low
Hi-Z
Low or 20K pulldown Low
Powerdown
Low
Hi-Z
Low or 20K pulldown Low
M1
Low
Hi-Z
Low or 20K pulldown Low
Running
相关PDF资料 |
PDF描述 |
|---|---|
| VI-J6V-MW-B1 | CONVERTER MOD DC/DC 5.8V 100W |
| ICL3221CV-T | IC TXRX SGL RS232 3-5.5V 16TSSOP |
| MS3102R14S-11S | CONN RCPT 4POS BOX MNT W/SCKT |
| VI-J40-MW-B1 | CONVERTER MOD DC/DC 5V 100W |
| ICL3221CV | IC TXRX SGL RS232 3-5.5V 16TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SPL505YC264BT | 功能描述:时钟发生器及支持产品 CK505 v0.85 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SPL505YC264BTT | 功能描述:时钟发生器及支持产品 CK505 v0.85 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| SPL5100PT | 制造商:CHENMKO 制造商全称:Chenmko Enterprise Co. Ltd. 功能描述:SCHOTTKY BARRIER RECTIFIER |
| SPL520LLPT | 制造商:CHENMKO 制造商全称:Chenmko Enterprise Co. Ltd. 功能描述:SCHOTTKY BARRIER RECTIFIER |
| SPL53-1024 | 制造商:Power-One 功能描述: |
发布紧急采购，3分钟左右您将得到回复。