- 您现在的位置：买卖IC网 > PDF目录2110 > SSTUB32866BHLFT (IDT, Integrated Device Technology Inc)IC REGIST BUFF 25BIT DDR2 96-BGA PDF资料下载
参数资料
| 型号： | SSTUB32866BHLFT |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 15/28页 |
| 文件大小： | 0K |
| 描述： | IC REGIST BUFF 25BIT DDR2 96-BGA |
| 标准包装： | 2,500 |
| 逻辑类型： | 1:1、1:2 可配置寄存缓冲器，带奇偶位 |
| 电源电压： | 1.7 V ~ 1.9 V |
| 位数： | 25，14 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 96-LFBGA |
| 供应商设备封装： | 96-CABGA（13.5x5.5） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页
22
ICSSSTUB32866B
Advance Information
1165A—3/21/07
Switching Characteristics
(over recommended operating free-air temperature range, unless otherwise noted)
Symbol
Parameter
Measurement
Conditions
MIN
MAX
Units
fmax
Max input clock frequency
410
MHz
tPDM
Propagation delay, single
bit switching
CK
↑ to CK↓ QN
1.1
1.9
ns
tPD
Propagation delay
CK
↑ to CK↓ to PPO
0.5
1.8
ns
tLH
Low to High propagation
delay
1.2
3
ns
tHL
High to low propagation
delay
12.4
ns
tPDMSS
Propagation delay
simultaneous switching
CK
↑ to CK↓ QN
-
2
ns
tPHL
High to low propagation
delay
RESET ↓ to QN↓
3ns
tPHL
High to low propagation
delay
RESET ↓ to PPO↓
3ns
tPLH
Low to High propagation
delay
RESET ↓ to QERR↑
3ns
2. Guaranteed by design, not 100% tested in production.
CK
↑ to CK↓ to QERR
Timing Requirements
(over recommended operating free-air temperature range, unless otherwise noted)
MIN
MAX
fclock
Clock frequency
410
MHz
tW
Pulse duration, CK,
CK HIGH or LOW
1
ns
tACT
Differential inputs active time (See Notes 1 and 2)
10
ns
tINACT
Differential inputs inactive time (See Notes 1 and 3)
15
ns
tsu
Setup time
DCS before CK↑, CK↓,
CSR high; CSR before CK↑,
CK
↓, DCS high
0.8
ns
tsu
Setup time
DCS before CK↑, CK↓,
CSR low
0.5
ns
tsu
Setup time
DODT, DCKE and data before
CK
↑, CK↓
0.5
ns
tsu
Setup time
PAR_IN before CK
↑, CK↓
0.5
ns
Hold time
DCS, DODT, DCKE and Q
after CK
↑, CK↓
0.4
ns
Hold time
PAR_IN after CK
↑, CK↓
0.4
ns
1 - Guaranteed by design, not 100% tested in production.
2 - For data signal input slew rate of 1V/ns.
4 - CLK/
CLK signal input slew rate of 1V/ns.
SYMBOL
Notes:
tH
3 - For data signal input slew rate of 0.5V/ns and < 1V/ns.
VDD = 1.8V ±0.1V
UNITS
PARAMETERS
相关PDF资料 |
PDF描述 |
|---|---|
| SSTUB32872AHMLF | IC REGIST BUFF 28BIT DDR2 96-BGA |
| SSTUB32S868DHLFT | IC REGIST BUFF 25BIT DDR2 176BGA |
| SSTV16857CGT | IC REGIST BUFF 14BIT DDR 48TSSOP |
| SSTV16859CKLFT | IC BUS DVR UNIV 13-26BIT 56VFQFN |
| SSTVA16859BKLFT | IC BUFFER DDR 13-26BIT 56VFQFPN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SSTUB32866CHLF | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 类别:集成电路 (IC) >> 逻辑 - 专用逻辑 系列:- 产品变化通告:Product Discontinuation 25/Apr/2012 标准包装:1,500 系列:74SSTV 逻辑类型:DDR 的寄存缓冲器 电源电压:2.3 V ~ 2.7 V 位数:14 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SSTUB32866CHLFT | 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 类别:集成电路 (IC) >> 逻辑 - 专用逻辑 系列:- 产品变化通告:Product Discontinuation 25/Apr/2012 标准包装:1,500 系列:74SSTV 逻辑类型:DDR 的寄存缓冲器 电源电压:2.3 V ~ 2.7 V 位数:14 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:48-TFSOP（0.240"，6.10mm 宽） 供应商设备封装:48-TSSOP 包装:带卷 (TR) |
| SSTUB32866EC/G | 制造商:PHILIPS 制造商全称:NXP Semiconductors 功能描述:1.8 V 25-bit 1 : 1 or 14-bit 1 : 2 configurable registered buffer with parity for DDR2-800 RDIMM applications |
| SSTUB32866EC/G,518 | 功能描述:寄存器 1.8V CONFG RoHS:否 制造商:NXP Semiconductors 逻辑类型:CMOS 逻辑系列:HC 电路数量:1 最大时钟频率:36 MHz 传播延迟时间: 高电平输出电流:- 7.8 mA 低电平输出电流:7.8 mA 电源电压-最大:6 V 最大工作温度:+ 125 C 封装 / 箱体:SOT-38 封装:Tube |
| SSTUB32866EC/G-T | 功能描述:寄存器 1.8V CONFG REG BUF/DDR2-800 RoHS:否 制造商:NXP Semiconductors 逻辑类型:CMOS 逻辑系列:HC 电路数量:1 最大时钟频率:36 MHz 传播延迟时间: 高电平输出电流:- 7.8 mA 低电平输出电流:7.8 mA 电源电压-最大:6 V 最大工作温度:+ 125 C 封装 / 箱体:SOT-38 封装:Tube |
发布紧急采购，3分钟左右您将得到回复。