- 您现在的位置：买卖IC网 > PDF目录98148 > STM32W108CBU62 (STMICROELECTRONICS) SPECIALTY MICROPROCESSOR CIRCUIT, QCC48 PDF资料下载
参数资料
| 型号： | STM32W108CBU62 |
| 厂商： | STMICROELECTRONICS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, QCC48 |
| 封装： | 7 X 7 MM, ROHS COMPLIANT, VFQFPN-48 |
| 文件页数： | 78/208页 |
| 文件大小： | 2801K |
| 代理商： | STM32W108CBU62 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页当前第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页
STM32W108CB, STM32W108HB
Interrupts
Doc ID 16252 Rev 6
169/208
12
Interrupts
The STM32W108's interrupt system is composed of two parts: a standard ARM Cortex-
M3 Nested Vectored Interrupt Controller (NVIC) that provides top level interrupts, and an
Event Manager (EM) that provides second level interrupts. The NVIC and EM provide a
simple hierarchy. All second level interrupts from the EM feed into top level interrupts in the
NVIC. This two-level hierarchy allows for both fine granular control of interrupt sources and
coarse granular control over entire peripherals, while allowing peripherals to have their own
interrupt vector.
description of the NVIC and an overview of the exception table (ARM nomenclature refers to
interrupts as exceptions) and Section 12.2: Event manager provides a more detailed
description of the Event Manager including a table of all top-level peripheral interrupts and
their second-level interrupt sources.
In practice, top-level peripheral interrupts are only used to enable or disable interrupts for an
entire peripheral. Second-level interrupts originate from hardware sources, and therefore
are the main focus of applications using interrupts.
12.1
Nested vectored interrupt controller (NVIC)
The ARM Cortex-M3 Nested Vectored Interrupt Controller (NVIC) facilitates low-latency
exception and interrupt handling. The NVIC and the processor core interface are closely
coupled, which enables low-latency interrupt processing and efficient processing of late
arriving interrupts. The NVIC also maintains knowledge of the stacked (nested) interrupts to
enable tail-chaining of interrupts.
The ARM Cortex-M3 NVIC contains 10 standard interrupts that are related to chip and
CPU operation and management. In addition to the 10 standard interrupts, it contains 17
individually vectored peripheral interrupts specific to the STM32W108.
The NVIC defines a list of exceptions. These exceptions include not only traditional
peripheral interrupts, but also more specialized events such as faults and CPU reset. In the
ARM Cortex-M3 NVIC, a CPU reset event is considered an exception of the highest
priority, and the stack pointer is loaded from the first position in the NVIC exception table.
The NVIC exception table defines all exceptions and their position, including peripheral
interrupts. The position of each exception is important since it directly translates to the
location of a 32-bit interrupt vector for each interrupt, and defines the hardware priority of
exceptions. Each exception in the table is a 32-bit address that is loaded into the program
counter when that exception occurs. Table 32 lists the entire exception table. Exceptions 0
(stack pointer) through 15 (SysTick) are part of the standard ARM Cortex-M3 NVIC, while
exceptions 16 (Timer 1) through 32 (Debug) are the peripheral interrupts specific to the
STM32W108 peripherals. The peripheral interrupts are listed in greater detail in Table 33.
Table 32.
NVIC exception table
Exception
Position
Description
-
0
Stack top is loaded from first entry of vector table on reset.
Reset
1
Invoked on power up and warm reset. On first instruction, drops to
lowest priority (Thread mode). Asynchronous.
相关PDF资料 |
PDF描述 |
|---|---|
| STM8L162R8T3 | 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, PQFP64 |
| STM8L162R8T6 | 8-BIT, FLASH, 16 MHz, RISC MICROCONTROLLER, PQFP64 |
| STMPE2401TBR | 24 I/O, PIA-GENERAL PURPOSE, PBGA36 |
| STMPE801MTR | 8 I/O, PIA-GENERAL PURPOSE, PDSO16 |
| STMPS2262MTR | 4 I/O, PIA-GENERAL PURPOSE, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| STM32W108CBU63TR | 功能描述:射频微控制器 - MCU 32BIT ARM Cortex M3 IEEE 802.15.4 64kB RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:Si100x 数据总线宽度:8 bit 最大时钟频率:24 MHz 程序存储器大小:64 KB 数据 RAM 大小:4 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:LGA-42 安装风格:SMD/SMT 封装:Tube |
| STM32W108CBU64 | 制造商:STMicroelectronics 功能描述:STM32 WITH AN ON-CHIP 802.15.4 TRANSCEIVER - Bulk |
| STM32W108CBU64TR | 功能描述:射频微控制器 - MCU 32BIT ARM Cortex M3 IEEE 802.15.4 64kB RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:Si100x 数据总线宽度:8 bit 最大时钟频率:24 MHz 程序存储器大小:64 KB 数据 RAM 大小:4 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:LGA-42 安装风格:SMD/SMT 封装:Tube |
| STM32W108CCU73TR | 功能描述:RF片上系统 - SoC Hi-prf IEEE 802.15.4 wireless SOC 256Kb RoHS:否 制造商:Texas Instruments 类型:Zigbee 处理器系列:CC253 核心:8051 最大数据速率:250 Kbps 输出功率:4.5 dBm 灵敏度:- 97 dBm 工作电源电压:2 V to 3.6 V 接收供电电流:24.3 mA 传输供电电流:33.5 mA 程序存储器大小:256 KB 工作温度范围:- 40 C to + 125 C 封装 / 箱体:QFN-40 |
| STM32W108CCU74TR | 功能描述:RF片上系统 - SoC Hi-prf IEEE 802.15.4 wireless SOC 256Kb RoHS:否 制造商:Texas Instruments 类型:Zigbee 处理器系列:CC253 核心:8051 最大数据速率:250 Kbps 输出功率:4.5 dBm 灵敏度:- 97 dBm 工作电源电压:2 V to 3.6 V 接收供电电流:24.3 mA 传输供电电流:33.5 mA 程序存储器大小:256 KB 工作温度范围:- 40 C to + 125 C 封装 / 箱体:QFN-40 |
发布紧急采购，3分钟左右您将得到回复。