- 您现在的位置：买卖IC网 > PDF目录361344 > T436416A-8S (TM Technology, Inc.) 4M X 16 SDRAM PDF资料下载
参数资料
| 型号： | T436416A-8S |
| 厂商： | TM Technology, Inc. |
| 英文描述： | 4M X 16 SDRAM |
| 中文描述： | 4米× 16内存 |
| 文件页数： | 19/29页 |
| 文件大小： | 712K |
| 代理商： | T436416A-8S |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页
TE
CH
tm
Page Write cycle at Different Bank @ Burst Length = 4
0
1
2
3
4
5
T436416A
TM Technology Inc. reserves the right
P.19
to change products or specifications without notice.
Publication Date: MAY. 2003
Revision: B
CLO CK
CK E
CS
RA S
CA S
A D D R
BA
A 10/A P
D Q
W E
D Q M
6
7
8
9
10
11
12
13
14
15
16
17
18
19
H IG H
:D on't care
R ow A ctive
(A -B ank)
W rite (A -
B ank)
R ow A ctive
(B -B ank)
W rite (B -
B ank)
W rite (A -
B ank)
W rite (B -
B ank)
Precharge
(A -B ank)
*N ote1
*N ote2
t
CD L
t
RD L
RA a
CA a
RBb
CBb
CA c
CBd
RA a
RBb
D A a0
D A a1
D A a2
D A a3
D B b0
D B b1
D B b2
D B b3
D A c0
D A c1
D B d0
D B d1
*Note : 1. To interrupt burst write by row precharge, DQM should be asserted to mask invalid input data.
2. To interrupt burst write by row precharge, both the write and the precharge banks must be the same.
相关PDF资料 |
PDF描述 |
|---|---|
| T436416A-8SG | 4M X 16 SDRAM |
| T436416C | 4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
| T436416C-6S | 4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
| T436416C-6SG | 4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
| T436416C-7S | 4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| T436416A-8SG | 制造商:TMT 制造商全称:TMT 功能描述:4M X 16 SDRAM |
| T436416C | 制造商:TMT 制造商全称:TMT 功能描述:4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
| T436416C-6S | 制造商:TMT 制造商全称:TMT 功能描述:4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
| T436416C-6SG | 制造商:TMT 制造商全称:TMT 功能描述:4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
| T436416C-7S | 制造商:TMT 制造商全称:TMT 功能描述:4M x 16 SDRAM 1M x 16bit x 4Banks Synchronous DRAM |
发布紧急采购，3分钟左右您将得到回复。