ii
3.5
Undefined Instruction Interrupt (INTUNDEF)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.6
Address Trap Interrupt (INTATRAP)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.7
External Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.
Special Function Register (SFR)
4.1
SFR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.2
DBR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
5.
I/O Ports
5.1
Port P1 (P17 to P10)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
5.2
Port P2 (P22 to P20)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.3
Port P3 (P37 to P30)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.4
Port P5 (P57 to P50)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.5
Port P6 (P67 to P60)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.6
Port P7 (P77 to P70)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.7
Port P8 (P87 to P80)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.
Time Base Timer (TBT)
6.1
Time Base Timer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
6.1.1
Configuration
.......................................................................................................................................... 65
6.1.2
Control
.................................................................................................................................................... 65
6.1.3
Function
.................................................................................................................................................. 66
6.2
Divider Output (DVO)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
6.2.1
Configuration
.......................................................................................................................................... 67
6.2.2
Control
.................................................................................................................................................... 67
7.
Watchdog Timer (WDT)
7.1
Watchdog Timer Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
7.2
Watchdog Timer Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
7.2.1
Malfunction Detection Methods Using the Watchdog Timer
................................................................... 70
7.2.2
Watchdog Timer Enable
......................................................................................................................... 71
7.2.3
Watchdog Timer Disable
........................................................................................................................ 72
7.2.4
Watchdog Timer Interrupt (INTWDT)
...................................................................................................... 72
7.2.5
Watchdog Timer Reset
........................................................................................................................... 73
7.3
Address Trap
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
7.3.1
Selection of Address Trap in Internal RAM (ATAS)
................................................................................ 74
7.3.2
Selection of Operation at Address Trap (ATOUT)
.................................................................................. 74
7.3.3
Address Trap Interrupt (INTATRAP)
....................................................................................................... 74
7.3.4
Address Trap Reset
................................................................................................................................ 75
8.
18-Bit Timer/Counter (TC1)
8.1
Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
8.2
Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
8.3
Function
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81