- 您现在的位置：买卖IC网 > PDF目录20469 > TOOLSTICK360PP (Silicon Laboratories Inc)ADAPTER PROGRAM TOOLSTICK F360 PDF资料下载
参数资料
| 型号： | TOOLSTICK360PP |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 88/288页 |
| 文件大小： | 0K |
| 描述： | ADAPTER PROGRAM TOOLSTICK F360 |
| 标准包装： | 1 |
| 系列： | ToolStick |
| 类型： | 微控制器编程器 |
| 适用于相关产品： | C8051F360 |
| 所含物品： | 2 个板和 USB 连接线缆 |
| 相关产品： | 336-1407-ND - IC 8051 MCU 32K FLASH 48TQFP |
| 其它名称： | 336-1483 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页当前第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页
C8051F360/1/2/3/4/5/6/7/8/9
178
Rev. 1.0
16.8. Phase-Locked Loop (PLL)
A Phase-Locked-Loop (PLL) is included, which is used to multiply the internal oscillator or an external
clock source to achieve higher CPU operating frequencies. The PLL circuitry is designed to produce an
output frequency between 25 MHz and 100 MHz, from a divided reference frequency between 5 MHz and
30 MHz. A block diagram of the PLL is shown in Figure 16.3.
PLL0DIV
PL
L
M
4
PL
L
M
3
PL
L
M
2
PL
L
M
1
PL
L
M
0
PLL0MUL
PLL
N
7
PLL
N
6
PLL
N
5
PLL
N
4
PLL
N
3
PLL
N
2
PLL
N
1
PLL
N
0
PLL0CN
PLLLCK
PLLSRC
PLLEN
PL
L
P
WR
PLL0FLT
PL
L
ICO
1
PL
L
ICO
0
P
L
LLP3
P
L
LLP2
P
L
LLP1
P
L
LLP0
0
1
Internal
Oscillator
External
Oscillator
÷
Phase /
Frequency
Detection
÷
Loop Filter
Current
Controlled
Oscillator
PLL Clock
Output
Divided
Reference
Clock
Figure 16.3. PLL Block Diagram
16.8.1. PLL Input Clock and Pre-divider
The PLL circuitry can derive its reference clock from either the internal oscillator or an external clock
source. The PLLSRC bit (PLL0CN.2) controls which clock source is used for the reference clock (see SFR
Definition 16.6). If PLLSRC is set to ‘0’, the internal oscillator source is used. Note that the internal oscilla-
tor divide factor (as specified by bits IFCN1-0 in register OSCICN) will also apply to this clock. When
PLLSRC is set to ‘1’, an external oscillator source will be used. The external oscillator should be active and
settled before it is selected as a reference clock for the PLL circuit. The reference clock is divided down
prior to the PLL circuit, according to the contents of the PLLM4-0 bits in the PLL Pre-divider Register
(PLL0DIV), shown in SFR Definition 16.7.
16.8.2. PLL Multiplication and Output Clock
The PLL circuitry will multiply the divided reference clock by the multiplication factor stored in the
PLL0MUL register shown in SFR Definition 16.8. To accomplish this, it uses a feedback loop consisting of
a phase/frequency detector, a loop filter, and a current-controlled oscillator (ICO). It is important to config-
ure the loop filter and the ICO for the correct frequency ranges. The PLLLP3–0 bits (PLL0FLT.3–0) should
be set according to the divided reference clock frequency. Likewise, the PLLICO1–0 bits (PLL0FLT.5–4)
should be set according to the desired output frequency range. SFR Definition 16.9 describes the proper
settings to use for the PLLLP3–0 and PLLICO1–0 bits. When the PLL is locked and stable at the desired
frequency, the PLLLCK bit (PLL0CN.5) will be set to a ‘1’. The resulting PLL frequency will be set accord-
ing to the equation:
PLL Frequency
Reference Frequency
PLLN
PLLM
---------------
×
=
Where “Reference Frequency” is the selected source clock frequency, PLLN is the PLL Multiplier, and
PLLM is the PLL Pre-divider.
相关PDF资料 |
PDF描述 |
|---|---|
| RBM10DSEH | CONN EDGECARD 20POS .156 EYELET |
| RBM08DRXI | CONN EDGECARD 16POS DIP .156 SLD |
| RW2-4812D/SMD | CONV DC/DC 2W 36-72VIN +/-12VOUT |
| S471K29X7RP63K5R | CAP CER 470PF 2KV 10% RADIAL |
| RBM08DRUI | CONN EDGECARD 16POS DIP .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TOOLSTICK370-A-DC | 功能描述:子卡和OEM板 ToolStk C8051F37x/9x Daugter Card RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| TOOLSTICK381DC | 功能描述:子卡和OEM板 Low-Cost Eval board RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| TOOLSTICK410PP | 功能描述:插座和适配器 Dev Tool C8051F410/2 MCUs RoHS:否 制造商:Silicon Labs 产品:Adapter 用于:EM35x |
| TOOLSTICK411DC | 功能描述:子卡和OEM板 ToolStick C8051F411 Daughter Card RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| TOOLSTICK411PP | 功能描述:插座和适配器 Dev Tool for C8051F411/3 MCUs RoHS:否 制造商:Silicon Labs 产品:Adapter 用于:EM35x |
发布紧急采购，3分钟左右您将得到回复。