收藏本站
参数资料
型号： TP3067N/NOPB
厂商： National Semiconductor
文件页数： 19/20页
文件大小： 0K
描述： IC INTERFACE ENHANCED SER 20-DIP
标准包装： 18
类型： PCM 编解码器/滤波器
数据接口： 串行
分辨率（位）： 8 b
ADC / DAC 数量： 1 / 1
三角积分调变： 无
电压 - 电源，模拟： ±5V
电压 - 电源，数字： ±5V
工作温度： -25°C ~ 125°C
安装类型： 通孔
封装/外壳： 20-DIP（0.300"，7.62mm）
供应商设备封装： 20-DIP
包装： 管件
其它名称： *TP3067N
*TP3067N/NOPB
TP3067N
Timing Specifications
Unless otherwise noted limits printed in BOLD characters are guaranteed for VCC ea50V g5% VBB eb50V g5% TA e
0 Cto70 C by correlation with 100% electrical testing at TA e 25 C All other limits are assured by correlation with other
production tests andor product design and characterization All signals are referenced to GNDA Typicals specified at VCC e
a
50V VBB eb50V TA e 25 C All timing parameters are measured at VOH e 20V and VOL e 07V
See Definitions and Timing Conventions section for test methods information
Symbol
Parameter
Conditions
Min
Typ
Max
Units
1tPM
Frequency of Master Clock
1536
MHz
1544
MHz
MCLKX and MCLKR
2048
MHz
tRM
Rise Time of Master Clock
MCLKX and MCLKR
50
ns
tFM
Fall Time of Master Clock
MCLKX and MCLKR
50
ns
tPB
Period Bit of Clock
485
488
15725
ns
tRB
Rise Time of Bit Clock
BCLKX and BCLKR
50
ns
tFB
Fall Time of Bit Clock
BCLKX and BCLKR
50
ns
tWMH
Width of Master Clock High
MCLKX and MCLKR
160
ns
tWML
Width of Master Clock Low
MCLKX and MCLKR
160
ns
tSBFM
Set-Up Time from BCLKX High
100
ns
to MCLKX Falling Edge
tSFFM
Set-Up Time from FSX High
Long Frame Only
100
ns
to MCLKX Falling Edge
tWBH
Width of Bit Clock High
160
ns
tWBL
Width of Bit Clock Low
160
ns
tHBFL
Holding Time from Bit Clock
Long Frame Only
0
ns
Low to Frame Sync
tHBFS
Holding Time from Bit Clock
Short Frame Only
0
ns
High to Frame Sync
tSFB
Set-Up Time for Frame Sync
Long Frame Only
80
ns
to Bit Clock Low
tDBD
Delay Time from BCLKX High
Loade150 pF plus 2 LSTTL Loads
0
180
ns
to Data Valid
tDBTS
Delay Time to TSX Low
Loade150 pF plus 2 LSTTL Loads
140
ns
tDZC
Delay Time from BCLKX Low to
50
165
ns
Data Output Disabled
tDZF
Delay Time to Valid Data from
CLe0 pF to 150 pF
20
165
ns
FSX or BCLKX Whichever
Comes Later
tSDB
Set-Up Time from DR Valid to
50
ns
BCLKRX Low
tHBD
Hold Time from BCLKRX Low to
50
ns
DR Invalid
tSF
Set-Up Time from FSXR to
Short Frame Sync Pulse (1 Bit Clock
50
ns
BCLKXR Low
Period Long)
tHF
Hold Time from BCLKXR Low
Short Frame Sync Pulse (1 Bit Clock
100
ns
to FSXR Low
Period Long)
tHBFI
Hold Time from 3rd Period of
Long Frame Sync Pulse (from 3 to 8 Bit
100
ns
Bit Clock Low to Frame Sync
Clock Periods Long)
(FSX or FSR)
tWFL
Minimum Width of the Frame
64k Bits Operating Mode
160
ns
Sync Pulse (Low Level)
7
相关PDF资料
PDF描述
TP3067WM/NOPB IC INTERFACE ENHANCED SER 20SOIC
TP3054WM-X/NOPB IC INTERFACE ENHANCED SER 16SOIC
VI-26B-CU CONVERTER MOD DC/DC 95V 200W
VI-263-CU CONVERTER MOD DC/DC 24V 200W
VI-261-CU CONVERTER MOD DC/DC 12V 200W
相关代理商/技术参数
参数描述
TP3067V 制造商:NSC 制造商全称:National Semiconductor 功能描述:``Enhanced' Serial Interface CMOS CODEC/Filter COMBO
TP3067V/A+ 制造商:未知厂家 制造商全称:未知厂家 功能描述:A-Law CODEC
TP3067V/B+ 制造商:未知厂家 制造商全称:未知厂家 功能描述:A-Law CODEC
TP3067V/NOPB 功能描述:IC INTERFACE ENHANCED SER 20PLCC RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR)
TP3067V-X 功能描述:IC INTERFACE ENHANCED SER 20PLCC RoHS:否 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR)
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*