- 您现在的位置：买卖IC网 > PDF目录98301 > TS86101G2BVGL (E2V TECHNOLOGIES PLC) PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 PDF资料下载
参数资料
| 型号： | TS86101G2BVGL |
| 厂商： | E2V TECHNOLOGIES PLC |
| 元件分类： | DAC |
| 英文描述： | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| 封装： | HERMETIC SEALED, CERAMIC, BGA-255 |
| 文件页数： | 16/57页 |
| 文件大小： | 1030K |
| 代理商： | TS86101G2BVGL |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页
23
0992D–BDC–04/09
e2v semiconductors SAS 2009
TS86101G2B
Case 1:
If the D_CK clock edge occurs before the forbidden zone, data N will be transferred internally from the
first to the second bank of latch (see Figure 8-2 on page 30).
Case 2:
If the D_CK clock edge occurs after the forbidden zone, data N +1 will be transferred internally from the
first to the second bank of latch (see Figure 8-2 on page 30).
5.3.1
Tuning the DSP Clock Output Phase
The DSP clock output phase may be tuned over a range of 3.1 ns in 15 discrete steps of 200 ps each,
plus a propagation delay of 2.1 ns (the 2.10 ns value is an absolute timing value measured from CW_IN
input ball to DSP Clock output ball), by correctly setting the 4-bit address input CS_0, CS_1, CS_2 and
CS_3 from 0000 to 1111:
– 0000: 2.1 ns + 0
– 0001: 2.1 ns + 200 ps
–…
– 1111: 2.1 ns + 3.1 ns
5.3.2
Analog Output Data Switching Information
The analog output data changes on the CW_IN master clock’s rising edge, after one clock cycle pipeline
delay, plus TOD (output propagation delay). TOD includes the following:
Propagation time delays of the packaging accesses
The DAC’s core internal conversion time and other internal propagation delays
The typical value of TOD is 3.7 ns, assuming a 50
Ω // 2 pF load.
6.
Main Features of the TS86101G2B
6.1
Input MUX
The 4:1 integrated input MUX of the TS86101G2B provides the user with the capacity to apply an input
data rate four times lower than the effective sampling frequency used:
Data rate = Fs/4 = F(DSP_CK) = F(D_CK)
Where:
– F(DSP_CK) is the frequency of the DSP output clock
– F(D_CK) is the frequency of the Data Ready input clock
Since this input MUX is not programmable, all four ports must be used for proper operation of the DAC.
相关PDF资料 |
PDF描述 |
|---|---|
| TS86101G2BCGL | PARALLEL, WORD INPUT LOADING, 10-BIT DAC, CBGA255 |
| TSA0801IF | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA0801CFT | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA0801CF | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
| TSA0801IFT | 1-CH 8-BIT PROPRIETARY METHOD ADC, PARALLEL ACCESS, PQFP48 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TS861AI | 制造商:STMICROELECTRONICS 制造商全称:STMicroelectronics 功能描述:RAIL TO RAIL MICROPOWER BICMOS COMPARATORS |
| TS861AID | 功能描述:校验器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 产品: 比较器类型: 通道数量: 输出类型:Push-Pull 电源电压-最大:5.5 V 电源电压-最小:1.1 V 补偿电压（最大值）:6 mV 电源电流（最大值）:1350 nA 响应时间: 最大工作温度:+ 125 C 安装风格:SMD/SMT 封装 / 箱体:SC-70-5 封装:Reel |
| TS861AIDT | 功能描述:校验器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 产品: 比较器类型: 通道数量: 输出类型:Push-Pull 电源电压-最大:5.5 V 电源电压-最小:1.1 V 补偿电压（最大值）:6 mV 电源电流（最大值）:1350 nA 响应时间: 最大工作温度:+ 125 C 安装风格:SMD/SMT 封装 / 箱体:SC-70-5 封装:Reel |
| TS861AILT | 功能描述:校验器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 产品: 比较器类型: 通道数量: 输出类型:Push-Pull 电源电压-最大:5.5 V 电源电压-最小:1.1 V 补偿电压（最大值）:6 mV 电源电流（最大值）:1350 nA 响应时间: 最大工作温度:+ 125 C 安装风格:SMD/SMT 封装 / 箱体:SC-70-5 封装:Reel |
| TS861AIN | 功能描述:校验器 IC Single Rail-to-Rail RoHS:否 制造商:STMicroelectronics 产品: 比较器类型: 通道数量: 输出类型:Push-Pull 电源电压-最大:5.5 V 电源电压-最小:1.1 V 补偿电压（最大值）:6 mV 电源电流（最大值）:1350 nA 响应时间: 最大工作温度:+ 125 C 安装风格:SMD/SMT 封装 / 箱体:SC-70-5 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。