- 您现在的位置：买卖IC网 > Datasheet目录529 > UPB1009K-E1-A (CEL)IC GPS RECEIVER LP 44-QFN Datasheet资料下载
参数资料
| 型号： | UPB1009K-E1-A |
| 厂商： | CEL |
| 文件页数： | 14/28页 |
| 文件大小： | 0K |
| 描述： | IC GPS RECEIVER LP 44-QFN |
| 标准包装： | 1,500 |
| 频率： | 1575.42MHz |
| 调制或协议： | GPS |
| 应用： | GPS 接收器 |
| 电流 - 接收： | 26mA |
| 数据接口： | PCB，表面贴装 |
| 天线连接器： | PCB，表面贴装 |
| 电源电压： | 2.7 V ~ 3.3 V |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 44-VFQFN |
| 供应商设备封装： | 44-QFN（8x8） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页
UPB1009K
ELECTRICAL
CHARACTERISTICS (T A = +25 ° C, V C C = 3.0 V)
Parameter
Symbol
Test Conditions
MIN.
TYP.
MAX.
Unit
<PLL Synthesizer>
Circuit Current 4
Charge Pump Output Current
I CC4
I cpsink
PLL, VCO current, MS1 = L, MS2 = L
V 13 pin = V CC /2
8.0
? 0.55
9.5
? 0.45
10.6
? 0.35
mA
mA
Loop Filer Output (High Level)
Loop Filer Output (Low Level)
I cpsource
0.35
V CC ? 0.3
?
0.45
?
?
0.55
?
0.2
mA
V
V
Reference Input Level
V REFin
?
0.2
1.6
V PP
VCO Modulation Sensitivity
VCO Control Voltage
C/N
KV
VT
C/N
Center frequency
When PLL is Locked
Δ 10 kHz
?
0.5
70.0
100
1.3
81.0
?
2.0
?
MHz
V
dBc/Hz
<A/D Converter>
Circuit Current 5
Resolution
Sampling Clock
Input Band Width
I CC5
ResAD
fs
ADBW
3.1
?
?
5.1
4.1
4
?
?
5.4
?
20
?
mA
bits
MHz
MHz
Integral Non-linear Error
Signal-to-noise Ratio
Signal-to-noise + Distortion Ratio
Number
Total Harmonic Distortion Ratio
INL
SNR
SINAD
ENOB
THD
DC characteristics
IF = 5.17 MHz, fs = 20.48 MHz
IF = 5.17 MHz, fs = 20.48 MHz
ENOB = (SINAD ? 1.763)/6.02
IF = 5.17 MHz, fs = 20.48 MHz
?
22.0
20.0
3.0
?
0.2
25.3
25.1
3.9
? 40
1.0
?
?
?
? 30
LSB
dB
dB
bits
dBc
Second-degree to fifth-degree distortion
components
Remarks 1. Timing characteristics of ADC during normal operation
A buffer amplifier is internally inserted before the ADC core of the μ PB1009K. The bias of this buffer amplifier
is controlled by the signal input from the DC trim pin, and is used to eliminate the DC offset of the ADC.
Because the ladder resistor of the ADC is directly connected between V DD ana and GNDana, changes in
V DD ana affect the resolution of the ADC.
14
相关PDF资料 |
PDF描述 |
|---|---|
| UPB1507GV-E1-A | MMIC PRESCALER 3GHZ 8-SSOP |
| UPB1508GV-E1 | MMIC PRESCALER 3GHZ 8-SSOP |
| UPB1509GV-E1 | MMIC PRESCALER 1GHZ 8-SSOP |
| UPB1510GV-EVAL | EVAL BOARD FOR UPB1510GV |
| UPB1513TU-E2-A | MMIC PRESCALER 13GHZ 8-MINIMOLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| UPB100A484B-5 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x4 SRAM |
| UPB100A484B-7 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x4 SRAM |
| UPB100A484D-5 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x4 SRAM |
| UPB100A484D-7 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x4 SRAM |
| UPB10422D-10 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:x4 SRAM |
发布紧急采购，3分钟左右您将得到回复。