- 您现在的位置：买卖IC网 > PDF目录11188 > UPD78F9512GR-JJG-A (Renesas Electronics America)MCU 8BIT SGL CHIP 16PIN PDF资料下载
参数资料
| 型号： | UPD78F9512GR-JJG-A |
| 厂商： | Renesas Electronics America |
| 文件页数： | 120/175页 |
| 文件大小： | 0K |
| 描述： | MCU 8BIT SGL CHIP 16PIN |
| 标准包装： | 400 |
| 系列： | 78K0S/Kx1+ |
| 核心处理器： | 78K0S |
| 芯体尺寸： | 8-位 |
| 速度： | 10MHz |
| 外围设备： | LVD，POR，PWM，WDT |
| 输入/输出数： | 13 |
| 程序存储器容量： | 4KB（4K x 8） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 128 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 2 V ~ 5.5 V |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 16-SSOP（0.173"，4.40mm 宽） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页当前第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页
CHAPTER 3 CPU ARCHITECTURE
User’s Manual U16994EJ6V0UD
47
3.3 Instruction Address Addressing
An instruction address is determined by the program counter (PC) contents.
The PC contents are normally
incremented (+1 for each byte) automatically according to the number of bytes of an instruction to be fetched each
time another instruction is executed.
When a branch instruction is executed, the branch destination address
information is set to the PC to branch by the following addressing (for details of each instruction, refer to 78K/0S
Series Instructions User’s Manual (U11047E)).
3.3.1 Relative addressing
[Function]
The value obtained by adding 8-bit immediate data (displacement value: jdisp8) of an instruction code to the start
address of the following instruction is transferred to the program counter (PC) to branch. The displacement
value is treated as signed two’s complement data (–128 to +127) and bit 7 becomes the sign bit. In other words,
the range of branch in relative addressing is between –128 and +127 of the start address of the following
instruction.
This function is carried out when the BR $addr16 instruction or a conditional branch instruction is executed.
[Illustration]
15
0
PC
15
0
S
15
0
PC
+
87
6
α
jdisp8
When S = 0,
α indicates that all bits are “0”.
... PC is the start address of
the next instruction of
a BR instruction.
When S = 1,
α indicates that all bits are “1”.
相关PDF资料 |
PDF描述 |
|---|---|
| VI-J3D-IW-F3 | CONVERTER MOD DC/DC 85V 100W |
| C8051F826-GS | IC MCU 8BIT 8KB FLASH 16SOIC |
| VI-J3D-IW-F2 | CONVERTER MOD DC/DC 85V 100W |
| VI-J3B-IW-F4 | CONVERTER MOD DC/DC 95V 100W |
| VI-J3B-IW-F3 | CONVERTER MOD DC/DC 95V 100W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| UPD78F9801GB-8ES-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD78F9842GB-8ES | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD78F9842GB-8ES-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD78F9850AMC(A)-5A4-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD78F9852GB(A)-8ES | 制造商:Renesas Electronics Corporation 功能描述: |
发布紧急采购，3分钟左右您将得到回复。