参数资料
| 型号： | XC2S50E-6TQ144C |
| 厂商： | Xilinx Inc |
| 文件页数： | 39/108页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 1.8V 384 CLB'S 144-TQFP |
| 产品变化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 标准包装： | 60 |
| 系列： | Spartan®-IIE |
| LAB/CLB数： | 384 |
| 逻辑元件/单元数： | 1728 |
| RAM 位总计： | 32768 |
| 输入/输出数： | 102 |
| 门数： | 50000 |
| 电源电压： | 1.71 V ~ 1.89 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 144-LQFP |
| 供应商设备封装： | 144-TQFP（20x20） |
| 其它名称： | 122-1204 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页
36
DS077-3 (v3.0) August 9, 2013
Product Specification
Spartan-IIE FPGA Family: DC and Switching Characteristics
R
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
Global Clock Setup and Hold for LVTTL Standard, with DLL (Pin-to-Pin)
Global Clock Setup and Hold for LVTTL Standard, without DLL (Pin-to-Pin)
Symbol
Description
Speed Grade
Units
-7
-6
Min
TPSDLL / TPHDLL
Input setup and hold time relative to global clock input signal
for LVTTL standard, no delay, IFF,(1) with DLL
1.6 / 0
1.7 / 0
ns
Notes:
1.
IFF = Input Flip-Flop or Latch
2.
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured
relative to the Global Clock input signal with the slowest route and heaviest load.
3.
DLL output jitter is already included in the timing calculation.
4.
For data input with different standards, adjust the setup time delay by the values shown in IOB Input Delay Adjustments for Different
Standards, page 38. For a global clock input with standards other than LVTTL, adjust delays with values from the I/O Standard
5.
A zero hold time listing indicates no hold time or a negative hold time.
Symbol
Description
Device
Speed Grade
Units
-7
-6
Min
TPSFD / TPHFD
Input setup and hold time relative
to global clock input signal for
LVTTL standard, with delay, IFF,(1)
without DLL
XC2S50E
1.8 / 0
ns
XC2S100E
1.8 / 0
ns
XC2S150E
1.9 / 0
ns
XC2S200E
1.9 / 0
ns
XC2S300E
2.0 / 0
ns
XC2S400E
2.0 / 0
ns
XC2S600E
2.1 / 0
ns
Notes:
1.
IFF = Input Flip-Flop or Latch
2.
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured
relative to the Global Clock input signal with the slowest route and heaviest load.
3.
For data input with different standards, adjust the setup time delay by the values shown in IOB Input Delay Adjustments for Different
Standards, page 38. For a global clock input with standards other than LVTTL, adjust delays with values from the I/O Standard
相关PDF资料 |
PDF描述 |
|---|---|
| XC3S200A-5VQG100C | IC FPGA SPARTAN-3A 200K 100-VQFP |
| ACB50DHBD | CONN EDGECARD 100PS R/A .050 DIP |
| AMM25DSAN | CONN EDGECARD 50POS R/A .156 SLD |
| AMM25DSAH | CONN EDGECARD 50POS R/A .156 SLD |
| FSM25DSEF-S243 | CONN EDGECARD 50POS .156 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC2S50E-6TQ144I | 制造商:Xilinx 功能描述:IC SYSTEM GATE |
| XC2S50E-6TQ144Q | 制造商:Rochester Electronics LLC 功能描述: 制造商:Xilinx 功能描述: |
| XC2S50E-6TQG144C | 功能描述:IC SPARTAN-IIE FPGA 50K 144-TQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-IIE 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA（27x27） |
| XC2S50E-6TQG144I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE FPGA |
| XC2S50E-7FG456C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-IIE 1.8V FPGA Family |
发布紧急采购，3分钟左右您将得到回复。