参数资料
型号: XC3S1000-5FGG456C
厂商: Xilinx Inc
文件页数: 256/272页
文件大小: 0K
描述: SPARTAN-3A FPGA 1M 456-FBGA
产品培训模块: Extended Spartan 3A FPGA Family
标准包装: 60
系列: Spartan®-3
LAB/CLB数: 1920
逻辑元件/单元数: 17280
RAM 位总计: 442368
输入/输出数: 333
门数: 1000000
电源电压: 1.14 V ~ 1.26 V
安装类型: 表面贴装
工作温度: 0°C ~ 85°C
封装/外壳: 456-BBGA
供应商设备封装: 456-FBGA
配用: 122-1502-ND - KIT STARTER SPARTAN-3 PCI-E
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页当前第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页
Spartan-3 FPGA Family: DC and Switching Characteristics
DS099 (v3.1) June 27, 2013
Product Specification
84
Simultaneously Switching Output Guidelines
This section provides guidelines for the maximum allowable number of Simultaneous Switching Outputs (SSOs). These
guidelines describe the maximum number of user I/O pins, of a given output signal standard, that should simultaneously
switch in the same direction, while maintaining a safe level of switching noise. Meeting these guidelines for the stated test
conditions ensures that the FPGA operates free from the adverse effects of ground and power bounce.
Ground or power bounce occurs when a large number of outputs simultaneously switch in the same direction. The output
drive transistors all conduct current to a common voltage rail. Low-to-High transitions conduct to the VCCO rail; High-to-Low
transitions conduct to the GND rail. The resulting cumulative current transient induces a voltage difference across the
inductance that exists between the die pad and the power supply or ground return. The inductance is associated with
bonding wires, the package lead frame, and any other signal routing inside the package. Other variables contribute to SSO
noise levels, including stray inductance on the PCB as well as capacitive loading at receivers. Any SSO-induced voltage
consequently affects internal switching noise margins and ultimately signal quality.
Table 49 and Table 50 provide the essential SSO guidelines. For each device/package combination, Table 49 provides the
number of equivalent VCCO/GND pairs. The equivalent number of pairs is based on characterization and will possibly not
match the physical number of pairs. For each output signal standard and drive strength, Table 50 recommends the maximum
number of SSOs, switching in the same direction, allowed per VCCO/GND pair within an I/O bank. The Table 50 guidelines
are categorized by package style. Multiply the appropriate numbers from Table 49 and Table 50 to calculate the maximum
number of SSOs allowed within an I/O bank. Exceeding these SSO guidelines may result in increased power or ground
bounce, degraded signal integrity, or increased system jitter.
SSOMAX/IO Bank = Table 49 x Table 50
The recommended maximum SSO values assume that the FPGA is soldered on the printed circuit board and that the board
uses sound design practices. The SSO values do not apply for FPGAs mounted in sockets, due to the lead inductance
introduced by the socket.
The number of SSOs allowed for quad-flat packages (VQ, TQ, PQ) is lower than for ball grid array packages (FG) due to the
larger lead inductance of the quad-flat packages. Ball grid array packages are recommended for applications with a large
number of simultaneously switching outputs.
Table 49: Equivalent VCCO /GND Pairs per Bank
Device
VQ100
CP132 (1)(2)
TQ144(1)
PQ208
FT256
FG320
FG456
FG676
FG900
FG1156(2)
XC3S50
1
1.5
2
XC3S200
1
–1.5
2
3
XC3S400
–1.5
2
3
5
XC3S1000
3
355
XC3S1500
356
XC3S2000
–569
XC3S4000
–6
10
12
XC3S5000
–6
10
12
Notes:
1.
The VCCO lines for the pair of banks on each side of the CP132 and TQ144 packages are internally tied together. Each pair of interconnected
banks shares three VCCO/GND pairs. Consequently, the per bank number is 1.5.
2.
The CP132, CPG132, FG1156, and FGG1156 packages are discontinued. See
3.
The information in this table also applies to Pb-free packages.
相关PDF资料
PDF描述
GEC50DTEI CONN EDGECARD 100POS .100 EYELET
AMC25DRAS-S734 CONN EDGECARD 50POS .100 R/A PCB
RCB90DHBR CONN EDGECARD 180PS R/A .050 DIP
FMC20DRAN CONN EDGECARD 40POS R/A .100 SLD
FMC20DRAH CONN EDGECARD 40POS R/A .100 SLD
相关代理商/技术参数
参数描述
XC3S1000-5FGG676C 功能描述:SPARTAN-3A FPGA 1M 676-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA(现场可编程门阵列) 系列:Spartan®-3 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA(27x27)
XC3S1000-5FT256C 制造商:Xilinx 功能描述:FPGA SPARTAN-3 1M GATES 17280 CELLS 725MHZ 1.2V 256FTBGA - Trays 制造商:Xilinx 功能描述:IC FPGA 173 I/O 256FTBGA
XC3S1000-5FT256CES 制造商:Xilinx 功能描述:
XC3S1000-5FT256I 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet
XC3S1000-5FTG256C 功能描述:SPARTAN-3A FPGA 1M 256-FTBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA(现场可编程门阵列) 系列:Spartan®-3 标准包装:40 系列:Spartan® 6 LX LAB/CLB数:3411 逻辑元件/单元数:43661 RAM 位总计:2138112 输入/输出数:358 门数:- 电源电压:1.14 V ~ 1.26 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:676-BGA 供应商设备封装:676-FBGA(27x27)