参数资料
| 型号： | XC3S1500-4FGG676I |
| 厂商： | Xilinx Inc |
| 文件页数： | 22/272页 |
| 文件大小： | 0K |
| 描述： | SPARTAN-3A FPGA 1.5M STD 676FBGA |
| 产品培训模块： | Extended Spartan 3A FPGA Family |
| 标准包装： | 40 |
| 系列： | Spartan®-3 |
| LAB/CLB数： | 3328 |
| 逻辑元件/单元数： | 29952 |
| RAM 位总计： | 589824 |
| 输入/输出数： | 487 |
| 门数： | 1500000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 676-BGA |
| 供应商设备封装： | 676-FBGA（27x27） |
| 配用： | NANO-SPARTAN-ND - KIT NANOBOARD AND SPARTAN3 DC 807-1001-ND - DAUGHTER CARD XILINX SPARTAN 3 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页当前第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页
Spartan-3 FPGA Family: Pinout Descriptions
DS099 (v3.1) June 27, 2013
Product Specification
118
Once the FPGA enters User mode after completing configuration, the DONE pin no longer drives the DONE pin Low. The
bitstream generator option DonePin determines whether or not a pull-up resistor is present on the DONE pin to pull the pin
to VCCAUX. If the pull-up resistor is eliminated, then the DONE pin must be pulled High using an external pull-up resistor or
one of the FPGAs in the design must actively drive the DONE pin High via the DriveDone bitstream generator option.
The bitstream generator option DriveDone causes the FPGA to actively drive the DONE output High after configuration. This
option should only be used in single-FPGA designs or on the last FPGA in a multi-FPGA daisy-chain.
By default, the bitstream generator software retains the pull-up resistor and does not actively drive the DONE pin as
highlighted in Table 74, which shows the interaction of these bitstream options in single- and multi-FPGA designs.
M2, M1, M0: Configuration Mode Selection
The M2, M1, and M0 inputs select the FPGA configuration mode, as described in Table 75. The logic levels applied to the
mode pins are sampled on the rising edge of INIT_B.
Before and during configuration, the mode pins have an internal pull-up resistor to VCCAUX, regardless of the HSWAP_EN
pin. If the mode pins are unconnected, then the FPGA defaults to the Slave Serial configuration mode. After configuration
successfully completes, any levels applied to these input are ignored. Furthermore, the bitstream generator options M0Pin,
M1Pin, and M2Pin determines whether a pull-up resistor, pull-down resistor, or no resistor is present on its respective mode
pin, M0, M1, or M2.
Table 74: DonePin and DriveDone Bitstream Option Interaction
DonePin
DriveDone
Single- or Multi-
FPGA Design
Comments
Pullnone
No
Single
External pull-up resistor, with value between 330
Ω to 3.3kΩ, required on DONE.
Pullnone
No
Multi
External pull-up resistor, with value between 330
Ω to 3.3kΩ, required on common
node connecting to all DONE pins.
Pullnone
Yes
Single
OK, no external requirements.
Pullnone
Yes
Multi
DriveDone on last device in daisy-chain only. No external requirements.
Pullup
No
Single
OK, but pull-up on DONE pin has slow rise time. May require 330
Ω pull-up resistor
for high CCLK frequencies.
Pullup
No
Multi
External pull-up resistor, with value between 330
Ω to 3.3kΩ, required on common
node connecting to all DONE pins.
Pullup
Yes
Single
OK, no external requirements.
Pullup
Yes
Multi
DriveDone on last device in daisy-chain only. No external requirements.
Table 75: Spartan-3 FPGA Mode Select Settings
Configuration Mode
M2
M1
M0
Master Serial
0
Slave Serial
1
Master Parallel
0
1
Slave Parallel
1
0
JTAG
1
0
1
Reserved
0
1
Reserved
0
1
0
Reserved
1
0
After Configuration
X
Notes:
1.
X = don’t care, either 0 or 1.
相关PDF资料 |
PDF描述 |
|---|---|
| XC3S1500-5FGG676C | SPARTAN-3A FPGA 1.5M 676-FBGA |
| 25AA640XT-I/ST | IC EEPROM 64KBIT 1MHZ 8TSSOP |
| 24LC128-E/P | IC EEPROM 128KBIT 400KHZ 8DIP |
| XC2V250-4FG256I | IC FPGA VIRTEX-II 256FGBGA |
| 25LC320/P | IC EEPROM 32KBIT 2MHZ 8DIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S1500-4FT256C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1500-4FT256I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1500-4PQ208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1500-4PQ208I | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1500-4PQG208C | 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
发布紧急采购，3分钟左右您将得到回复。