参数资料
| 型号： | XC3S5000-4FGG900I |
| 厂商： | Xilinx Inc |
| 文件页数： | 228/272页 |
| 文件大小： | 0K |
| 描述： | SPARTAN-3A FPGA 5M STD 900-FBGA |
| 产品培训模块： | Extended Spartan 3A FPGA Family |
| 标准包装： | 27 |
| 系列： | Spartan®-3 |
| LAB/CLB数： | 8320 |
| 逻辑元件/单元数： | 74880 |
| RAM 位总计： | 1916928 |
| 输入/输出数： | 633 |
| 门数： | 5000000 |
| 电源电压： | 1.14 V ~ 1.26 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 900-BBGA |
| 供应商设备封装： | 900-FBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页当前第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页
Spartan-3 FPGA Family: DC and Switching Characteristics
DS099 (v3.1) June 27, 2013
Product Specification
59
IIK
Input clamp current per I/O pin
–0.5 V
< VIN < (VCCO + 0.5 V)
–
±100
mA
VESD
Electrostatic Discharge Voltage pins relative
to GND
Human body model
–
±2000
V
Charged device model
–±500
V
Machine model
–±200
V
TJ
Junction temperature
–125
°C
TSOL
Soldering temperature(4)
–220
°C
TSTG
Storage temperature
–65
150
°C
Notes:
1.
Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings only;
functional operation of the device at these or any other conditions beyond those listed under the Recommended Operating Conditions is not
implied. Exposure to Absolute Maximum Ratings conditions for extended periods of time adversely affects device reliability.
2.
All User I/O and Dual-Purpose pins (DIN/D0, D1–D7, CS_B, RDWR_B, BUSY/DOUT, and INIT_B) draw power from the VCCO power rail of
the associated bank. Keeping VIN within 500 mV of the associated VCCO rails or ground rail ensures that the internal diode junctions that
exist between each of these pins and the VCCO and GND rails do not turn on. Table 32 specifies the VCCO range used to determine the max
limit. Input voltages outside the –0.5V to VCCO+0.5V voltage range are permissible provided that the IIK input clamp diode rating is met and
no more than 100 pins exceed the range simultaneously. Prolonged exposure to such current may compromise device reliability. A sustained
current of 10 mA will not compromise device reliability. See XAPP459, Eliminating I/O Coupling Effects when Interfacing Large-Swing
Single-Ended Signals to User I/O Pins on Spartan-3 Generation FPGAs for more details. The VIN limits apply to both the DC and AC
components of signals. Simple application solutions are available that show how to handle overshoot/undershoot as well as achieve PCI
compliance. Refer to the following application notes: XAPP457, Powering and Configuring Spartan-3 Generation FPGAs in Compliant PCI
Applications and XAPP659, Virtex-II Pro / Virtex-II Pro X 3.3V I/O Design Guidelines.
3.
All Dedicated pins (M0–M2, CCLK, PROG_B, DONE, HSWAP_EN, TCK, TDI, TDO, and TMS) draw power from the VCCAUX rail (2.5V).
Meeting the VIN max limit ensures that the internal diode junctions that exist between each of these pins and the VCCAUX rail do not turn on.
Table 32 specifies the VCCAUX range used to determine the max limit. When VCCAUX is at its maximum recommended operating level
(2.625V), VIN max < 3.125V. As long as the VIN max specification is met, oxide stress is not possible. For information concerning the use of
3.3V signals, see the 3.3V-Tolerant Configuration Interface, page 47. See also XAPP459.
4.
For soldering guidelines, see UG112, Device Packaging and Thermal Characteristics and XAPP427, Implementation and Solder Reflow
Guidelines for Pb-Free Packages.
Table 29: Supply Voltage Thresholds for Power-On Reset
Symbol
Description
Min
Max
Units
VCCINTT
Threshold for the VCCINT supply
0.4
1.0
V
VCCAUXT
Threshold for the VCCAUX supply
0.8
2.0
V
VCCO4T
Threshold for the VCCO Bank 4 supply
0.4
1.0
V
Notes:
1.
VCCINT, VCCAUX, and VCCO supplies may be applied in any order. When applying VCCINT power before VCCAUX power, the FPGA may draw
a surplus current in addition to the quiescent current levels specified in Table 34. Applying VCCAUX eliminates the surplus current. The FPGA
does not use any of the surplus current for the power-on process. For this power sequence, make sure that regulators with foldback features
will not shut down inadvertently.
2.
To ensure successful power-on, VCCINT, VCCO Bank 4, and VCCAUX supplies must rise through their respective threshold-voltage ranges
with no dips at any point.
3.
If a brown-out condition occurs where VCCAUX or VCCINT drops below the retention voltage indicated in Table 31, then VCCAUX or VCCINT
must drop below the minimum power-on reset voltage in order to clear out the device configuration content.
Table 28: Absolute Maximum Ratings (Cont’d)
Symbol
Description
Conditions
Min
Max
Units
相关PDF资料 |
PDF描述 |
|---|---|
| RSA50DTAZ-S273 | CONN EDGECARD 100PS R/A .125 SLD |
| 93LC86-I/P | IC EEPROM 16KBIT 3MHZ 8DIP |
| 93LC76/P | IC EEPROM 8KBIT 3MHZ 8DIP |
| XC6SLX100T-2FGG484I | IC FPGA SPARTAN 6 101K 484FGGBGA |
| RMA50DTAZ-S273 | CONN EDGECARD 100PS R/A .125 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC3S5000-5FG1156C | 制造商:Xilinx 功能描述: |
| XC3S5000-5FG676C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 5M GATES 74880 CELLS 725MHZ 1.2V 676FBGA - Trays |
| XC3S5000-5FG900C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 5M GATES 74880 CELLS 725MHZ 1.2V 900FBGA - Trays |
| XC3S5000-5FG900CES | 制造商:Xilinx 功能描述: |
| XC3S5000-5FGG676C | 功能描述:SPARTAN-3A FPGA 5M 676-FBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Spartan®-3 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
发布紧急采购，3分钟左右您将得到回复。