- 您现在的位置：买卖IC网 > PDF目录11978 > XC68HC705B32CFN (Freescale Semiconductor)IC MCU 2.1MHZ 32K OTP 52-PLCC PDF资料下载
参数资料
| 型号： | XC68HC705B32CFN |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 268/302页 |
| 文件大小： | 0K |
| 描述： | IC MCU 2.1MHZ 32K OTP 52-PLCC |
| 标准包装： | 23 |
| 系列： | HC05 |
| 核心处理器： | HC05 |
| 芯体尺寸： | 8-位 |
| 速度： | 2.1MHz |
| 连通性： | SCI |
| 外围设备： | POR，WDT |
| 输入/输出数： | 32 |
| 程序存储器容量： | 32KB（32K x 8） |
| 程序存储器类型： | OTP |
| EEPROM 大小： | 256 x 8 |
| RAM 容量： | 528 x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 4.5 V ~ 5.5 V |
| 数据转换器： | A/D 8x8b; D/A 2x8b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 52-LCC（J 形引线） |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页当前第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页
Freescale
5-10
MC68HC05B6
Rev. 4.1
PROGRAMMABLE TIMER
5
The purpose of this procedure is to prevent the OCF1 bit from being set between the time it is read
and the write to the corresponding output compare register.
All bits of the output compare register are readable and writable and are not altered by the timer
hardware or reset. If the compare function is not needed, the two bytes of the output compare
register can be used as storage locations.
5.4.2
Output compare register 2 (OCR2)
The 16-bit output compare register 2 is made up of two 8-bit registers at locations $1E (MSB) and
$1F (LSB). The contents of the output compare register 2 are compared with the contents of the
free-running counter continually and, if a match is found, the corresponding output compare flag
(OCF2) in the timer status register is set and the output level (OLVL2) is transferred to pin TCMP2.
The output compare register 2 values and the output level bit should be changed after each
successful comparison to establish a new elapsed timeout. An interrupt can also accompany a
successful output compare provided the corresponding interrupt enable bit (OCIE) is set. (The
free-running counter is updated every four internal bus clock cycles.)
After a processor write cycle to the output compare register 2 containing the MSB ($1E), the
output compare function is inhibited until the LSB ($1F) is also written. The user must write both
bytes (locations) if the MSB is written first. A write made only to the LSB ($1F) will not inhibit the
compare 2 function. The processor can write to either byte of the output compare register 2 without
affecting the other byte. The output level (OLVL2) bit is clocked to the output level register and
hence to the TCMP2 pin whether the output compare flag 2 (OCF2) is set or clear. The minimum
time required to update the output compare register 2 is a function of the program rather than the
internal hardware. Because the output compare flag 2 and the output compare register 2 are not
defined at power on, and not affected by reset, care must be taken when initializing output
compare functions with software. The following procedure is recommended:
–
Write to output compare high 2 to inhibit further compares;
–
Read the timer status register to clear OCF2 (if set);
–
Write to output compare low 2 to enable the output compare 2 function.
Address bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
State
on reset
Output compare high 2
$001E
Undefined
Output compare low 2
$001F
Undefined
相关PDF资料 |
PDF描述 |
|---|---|
| 1828857-1 | KIT,LC LGTCRP+,JACK 50/125 |
| VJ1825Y154JBEAT4X | CAP CER 0.15UF 500V 5% X7R 1825 |
| XC68HC705B32CB | IC MCU 2.1MHZ 32K OTP 56-DIP |
| VJ1825Y224JBEAT4X | CAP CER 0.22UF 500V 5% X7R 1825 |
| MC9S12E64MFU | IC MCU 64K FLASH 25MHZ 80-QFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC68HC705B5CFN | 制造商:Motorola Inc 功能描述: |
| XC68HC705C5FN | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microcontroller |
| XC68HC705C5P | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microcontroller |
| XC68HC705C5S | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microcontroller |
| XC68HC705C8AFN | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microcontroller |
发布紧急采购，3分钟左右您将得到回复。