- 您现在的位置：买卖IC网 > PDF目录16557 > XIO2200AEVM (Texas Instruments)XIO2200AEVM PDF资料下载
参数资料
| 型号： | XIO2200AEVM |
| 厂商： | Texas Instruments |
| 文件页数： | 5/202页 |
| 文件大小： | 0K |
| 描述： | XIO2200AEVM |
| 标准包装： | 1 |
| 主要目的： | 接口，PCI 至 PCI 桥 |
| 已用 IC / 零件： | XIO2200A |
| 次要属性： | LED 状态指示器 |
| 已供物品： | 模块 |
| 相关产品： | 296-21636-ND - IC PCI-EXPRESS/BUS BRIDGE 175BGA 296-19617-ND - IC PCI-EXPRESS/BUS BRIDGE 176BGA 296-19567-ND - IC PCI-EXPRESS/BUS BRIDGE 176BGA 296-19486-ND - IC PCI-EXPRESS/BUS BRIDGE 176BGA 296-19485-ND - IC PCI-EXPRESS/BUS BRIDGE 176BGA |
第1页第2页第3页第4页当前第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页
PCI Express Extended Configuration Space
89
March 5 2007 June 2011
SCPS154C
5.12 Secondary Uncorrectable Error Severity Register
The uncorrectable error severity register controls the reporting of individual errors as ERR_FATAL or
ERR_NONFATAL. When a bit is set, the corresponding error condition is identified as fatal. When a bit is
cleared, the corresponding error condition is identified as nonfatal. See Table 510 for a complete description
of the register contents.
PCI Express extended register offset:
134h
Register type:
Read-only, Read/Write
Default value:
0000 1340h
BIT NUMBER
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
RESET STATE
0
BIT NUMBER
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
RESET STATE
0
1
0
1
0
1
0
Table 510. Secondary Uncorrectable Error Severity Register Description
BIT
FIELD NAME
ACCESS
DESCRIPTION
31:14
RSVD
R
Reserved. Returns 00 0000 0000 0000 0000b when read.
13
BRIDGE_ERROR_SEVR
RW
Internal bridge error. This severity bit is associated with a PCI-X error and has no
effect on the bridge.
12
SERR_DETECT_SEVR
RW
SERR assertion detected
0 = Error condition is signaled using ERR_NONFATAL
1 = Error condition is signaled using ERR_FATAL (default)
11
PERR_DETECT_SEVR
RW
PERR assertion detected
0 = Error condition is signaled using ERR_NONFATAL (default)
1 = Error condition is signaled using ERR_FATAL
10
DISCARD_TIMER_SEVR
RW
Delayed transaction discard timer expired
0 = Error condition is signaled using ERR_NONFATAL (default)
1 = Error condition is signaled using ERR_FATAL
9
UNCOR_ADDR_SEVR
RW
Uncorrectable address error
0 = Error condition is signaled using ERR_NONFATAL
1 = Error condition is signaled using ERR_FATAL (default)
8
ATTR_ERROR_SEVR
RW
Uncorrectable attribute error. This severity bit is associated with a PCI-X error and has
no effect on the bridge.
7
UNCOR_DATA_SEVR
RW
Uncorrectable data error
0 = Error condition is signaled using ERR_NONFATAL (default)
1 = Error condition is signaled using ERR_FATAL
6
SC_MSG_DATA_SEVR
RW
Uncorrectable split completion message data error. This severity bit is associated with
a PCI-X error and has no effect on the bridge.
5
SC_ERROR_SEVR
RW
Unexpected split completion error. This severity bit is associated with a PCI-X error
and has no effect on the bridge.
4
RSVD
R
Reserved. Returns 0b when read.
3
MASTER_ABORT_SEVR
RW
Received master abort
0 = Error condition is signaled using ERR_NONFATAL (default)
1 = Error condition is signaled using ERR_FATAL
2
TARGET_ABORT_SEVR
RW
Received target abort
0 = Error condition is signaled using ERR_NONFATAL (default)
1 = Error condition is signaled using ERR_FATAL
1
SC_MSTR_ABORT_SEVR
RW
Master abort on split completion. This severity bit is associated with a PCI-X error and
has no effect on the bridge.
0
RSVD
R
Reserved. Returns 0b when read.
These bits are reset by a PCI Express reset (PERST), a GRST, or the internally-generated power-on reset.
Not Recommended for New Designs
相关PDF资料 |
PDF描述 |
|---|---|
| M3CCK-1036R | IDC CABLE - MKC10K/MC10M/MKC10K |
| V48C48T75BG2 | CONVERTER MOD DC/DC 48V 75W |
| M3AAK-1036R | IDC CABLE - MSC10K/MC10M/MSC10K |
| M1CXA-6036J | IDC CABLE - MKC60A/MC60G/X |
| EMC06DRXS-S734 | CONN EDGECARD 12POS DIP .100 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XIO2200AGGW | 功能描述:外围驱动器与原件 - PCI PCI Exp-PCI Bus Trans Bridge RoHS:否 制造商:PLX Technology 工作电源电压: 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:FCBGA-1156 封装:Tray |
| XIO2200AZGW | 功能描述:外围驱动器与原件 - PCI PCI Exp-PCI Bus Trans Bridge RoHS:否 制造商:PLX Technology 工作电源电压: 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:FCBGA-1156 封装:Tray |
| XIO2200AZGW | 制造商:Texas Instruments 功能描述:PCI Express to PCI Bus Converter IC |
| XIO2200AZHH | 功能描述:外围驱动器与原件 - PCI PCI Exp-PCI Bus Trans Bridge RoHS:否 制造商:PLX Technology 工作电源电压: 最大工作温度: 安装风格:SMD/SMT 封装 / 箱体:FCBGA-1156 封装:Tray |
| XIO2200GGW | 功能描述:IC PCI-EXPRESS/BUS BRIDGE 176BGA RoHS:是 类别:集成电路 (IC) >> 接口 - 专用 系列:- 标准包装:3,000 系列:- 应用:PDA，便携式音频/视频，智能电话 接口:I²C，2 线串口 电源电压:1.65 V ~ 3.6 V 封装/外壳:24-WQFN 裸露焊盘 供应商设备封装:24-QFN 裸露焊盘（4x4） 包装:带卷 (TR) 安装类型:表面贴装 产品目录页面:1015 (CN2011-ZH PDF) 其它名称:296-25223-2 |
发布紧急采购，3分钟左右您将得到回复。