参数资料
型号: 37C957FR
厂商: SMSC Corporation
英文描述: ULTRA I/O CONTROLLER FOR PORTABLE APPLICATIONS
中文描述: 超的I / O控制器的便携式应用
文件页数: 162/328页
文件大小: 1208K
代理商: 37C957FR
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页当前第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页
238
When acting as a slave transmitter or slave receiver, while PIN=0, the chip will suspend
ACCESS.bus transmission by holding the SCL line low until the PIN bit is set to logic 1 (inactive).
This prevents further data from being transmitted or received until the current data byte in S0 has
been read (when acting as slave receiver) or the next data byte is written to S0 (when acting as slave
transmitter).
PIN bit summary:
The PIN bit can be used in polled applications to test when a serial transmission has been
completed. When the ENI bit is also set, the PIN flag sets the internal interrupt via the nINT output.
In transmitter mode, after successful transmission of one byte on the ACCESS.bus the PIN bit will
be automatically reset to logic 0 (active) indicating a complete byte transmission.
In transmitter mode, PIN is set to logic 1 (inactive) each time register S0 is written.
In receiver mode, PIN is set to logic 0 (inactive) on completion of each received byte.
Subsequently, the SCL line will be held low until PIN is set to logic 1.
In receiver mode, when register S0 is read, PIN is set to logic 1 (inactive).
In slave receiver mode, an ACCESS.bus STOP condition will set PIN=0 (active).
PIN=0 if a bus error (BER) occurs.
Bit 6: Reserved , Logic 0.
Bit 5: STS. When in slave receiver mode, this flag is asserted when an externally generated STOP
condition is detected (used only in slave receiver mode).
Bit 4: BER. Bus error; a misplaced START or STOP condition has been detected. Resets nBB (to
logic 1; inactive), sets PIN=0 (active).
Bit 3: LRB/AD0 . Last Received Bit or Address 0 (general call) bit. This status bit serves a dual
function, and is valid only while PIN=0:
1. LRB holds the value of the last received bit over the ACCESS.bus while AAS=0 (not
addressed as slave).
Normally this will be the value of the slave acknowledgment; thus
checking for slave acknowledgment is done via testing of the LRB.
2. ADO; when AAS=1 (Addressed as slave condition) the ACCESS.bus controller has been
addressed as a slave. Under this condition, this bit becomes the AD0 bit and will be set to
logic 1 if the slave address received was the ‘general call’ (00h) address, or logic 0 if it was the
ACCESS.bus controller’s own slave address.
Bit 2: AAS. Addressed As Slave bit. Valid only when PIN=0. When acting as slave receiver, this
flag is set when an incoming address over the ACCESS.bus matches the value in own address
register S0’ (shifted by one bit) or if the ACCESS.bus ‘general call’ address (00h) has been
received (‘general call’ is indicated when AD0 status bit is also set to logic 1).
Bit 1: LAB. Lost Arbitration Bit. This bit is set when, in multi-master operation, arbitration is lost to
another master on the ACCESS.bus.
相关PDF资料
PDF描述
37FMA1-ABW31N SPECIAL SWITCH-PIEZO SWITCH, SPST, MOMENTARY, 0.2A, 24VDC, PANEL MOUNT-THREADED
37FML1-BEW31N SPECIAL SWITCH-PIEZO SWITCH, SPST, MOMENTARY, 0.2A, 24VDC, PANEL MOUNT-THREADED
37FML2-ACW21N SPECIAL SWITCH-PIEZO SWITCH, SPST, MOMENTARY, 1A, 24VDC, PANEL MOUNT-THREADED
37FMA1-AAW11N SPECIAL SWITCH-PIEZO SWITCH, SPST, MOMENTARY, 0.2A, 24VDC, PANEL MOUNT-THREADED
37FMA2-ACW21N SPECIAL SWITCH-PIEZO SWITCH, SPST, MOMENTARY, 1A, 24VDC, PANEL MOUNT-THREADED
相关代理商/技术参数
参数描述
37D-2-110-PL 制造商:OENINDIA 制造商全称:OEN India Limited 功能描述:ICE CUBE STYLE INDUSTRIAL RELAY
37D-2-110-SL 制造商:OENINDIA 制造商全称:OEN India Limited 功能描述:ICE CUBE STYLE INDUSTRIAL RELAY
37D-2-110-SLDT 制造商:OENINDIA 制造商全称:OEN India Limited 功能描述:ICE CUBE STYLE INDUSTRIAL RELAY
37D-2-12-PL 制造商:OENINDIA 制造商全称:OEN India Limited 功能描述:ICE CUBE STYLE INDUSTRIAL RELAY
37D-2-12-SL 制造商:OENINDIA 制造商全称:OEN India Limited 功能描述:ICE CUBE STYLE INDUSTRIAL RELAY