参数资料
| 型号： | 668-0011 |
| 厂商： | Rabbit Semiconductor |
| 文件页数： | 277/312页 |
| 文件大小： | 0K |
| 描述： | IC MPU RABIT3000A 55.5MHZ128LQFP |
| 标准包装： | 2 |
| 系列： | Rabbit 3000 |
| 处理器类型： | Rabbit 3000 8-位 |
| 速度： | 55.5MHz |
| 电压： | 2.5V，2.7V，3V，3.3V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 128-LQFP |
| 供应商设备封装： | 100-LQFP（14x14） |
| 包装： | 托盘 |
| 其它名称： | 316-1043 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页当前第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页
57
6. INTERRUPTS
6.1 Overview
The Rabbit 3000 can operate at one of four priority levels, 0–3, with Priority 0 being the
expected standard operating level. The current priority and up to three previous priority
levels are kept in the processor’s 8-bit IP register, where bits 0–1 contain the current
priority. Every time an interrupt is handled or an IPSET instruction occurs, the value in the
register is shifted left by two bits, and the new priority placed in bits 0–1. When an IPRES
or IRET instruction occurs, the value in IP is shifted right by two bits (bits 0–1 are shifted
into bits 6–7). On reset, the processor starts at Priority 3.
Most interrupts can be set to be Priority 1–3. A pending interrupt will be handled only if
its interrupt priority is greater than the current processor priority. This means that even a
Priority 3 interrupt can be blocked if the processor is currently at Priority 3. The System
Mode Violation, Stack Limit Violation, Write Protection Violation, secondary watchdog,
and breakpoint interrupts are always enabled at Priority 3. In addition, when the system/
user mode is enabled and the processor is in the user mode, the processor will not actually
enter Priority 3; any attempt to enter Priority 3 will actually be requested as Priority 2.
When an interrupt is handled, a call is executed to a fixed location in the interrupt vector
tables; this operation requires 10 clocks, the minimum interrupt latency for the Rabbit
3000. There are two vector tables, the internal and the external interrupt vector tables, that
can be located anywhere in logical memory by setting the processor’s IIR and EIR registers.
The IIR and EIR registers hold the upper byte of each table’s address. For example, if IIR
is loaded with 0x00C4, then the internal interrupt vector table will start at the logical mem-
ory address 0xC400.
The internal interrupt vector table occupies 512 bytes, and the external interrupt vector
table is 256 bytes in size. Since the RST and SYSCALL vectors use all eight bits of the
IIR for addressing, the lowermost bit of IIR should always be set to zero so to keep some
vectors from inadvertently overlapping.
Each interrupt’s vector begins on a 16-byte boundary inside the vector tables. It may be
possible to fit a small routine into that space, but it is typical to place a call to a separate
routine in that location.
Some Rabbit 3000 instructions are “chained atomic,” which means that an interrupt cannot
occur between that instruction and the following instruction. These instructions are useful
for doing things like exiting interrupt handlers properly or updating semaphores.
相关PDF资料 |
PDF描述 |
|---|---|
| 6PAIC3106IRGZRQ1 | IC AUDIO CODEC STEREO 48-QFN |
| 70001851 | DEVICE SERVER 1PORT SRL-ETHERNET |
| 73M1822-IM/F | MICRODAA VOICE DATA/FAX 42-QFN |
| 73M1866B-IM/F | MICRODAA SGL PCM HIGHWAY 42-QFN |
| 73M2901CE-IGVR/F | IC MODEM 3.3V V.22BIS 32-TQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 6680011146706 | 制造商:AAI 功能描述: |
| 6680-01-116-1989 | 制造商:AAI 功能描述: |
| 6680011217619 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680-01-130-2102 | 制造商:XERTEXC 功能描述:6680-01-130-2102 |
| 6680011498868 | 制造商: 功能描述: 制造商:undefined 功能描述: |
发布紧急采购，3分钟左右您将得到回复。