- 您现在的位置：买卖IC网 > PDF目录369347 > 784215AY (NEC Corp.) MOS INTEGRATED CIRCUIT PDF资料下载
参数资料
| 型号： | 784215AY |
| 厂商： | NEC Corp. |
| 英文描述： | MOS INTEGRATED CIRCUIT |
| 中文描述： | 马鞍山集成电路 |
| 文件页数： | 79/100页 |
| 文件大小： | 564K |
| 代理商： | 784215AY |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页
Data Sheet U14121EJ2V0DS00
79
μ
PD784214A, 784215A, 784216A, 784217A, 784218A, 784214AY, 784215AY, 784216AY, 784217AY, 784218AY
www.DataSheet4U.com
(d) I
2
C bus mode
Standard Mode
High-Speed Mode
Parameter
Symbol
MIN.
MAX.
MIN.
MAX.
Unit
SCL0 clock frequency
f
CLK
0
100
0
400
kHz
Bus free time (between stop
and start conditions)
t
BUF
4.7
1.3
μ
s
Hold time
Note1
t
HD : STA
4.0
0.6
μ
s
Low-level width of SCL0 clock
t
LOW
4.7
1.3
μ
s
High-level width of SCL0 clock
t
HIGH
4.0
0.6
μ
s
Setup time of start/restart
conditions
t
SU : STA
4.7
0.6
μ
s
When using CBUS-
compatible master
5.0
μ
s
Data hold
time
When using I
2
C bus
t
HD : DAT
0
Note 2
0
Note 2
0.9
Note 3
μ
s
Data setup time
t
SU : DAT
250
100
Note 4
ns
Rise time of SDA0 and SCL0
signals
t
R
1,000
20 + 0.1Cb
Note 5
300
ns
Fall time of SDA0 and SCL0
signals
t
F
300
20 + 0.1Cb
Note 5
300
ns
Setup time of stop condition
t
SU : STO
4.0
0.6
μ
s
Pulse width of spike restricted
by input filter
t
SP
0
50
ns
Load capacitance of each bus
line
Cb
400
400
pF
Notes 1.
For the start condition, the first clock pulse is generated after the hold time.
2.
To fill the undefined area of the SCL0 falling edge, it is necessary for the device to provide an internal
SDA0 signal (on V
IHmin.
) with at least 300 ns of hold time.
3.
If the device does not extend the SCL0 signal low-level hold time (t
LOW
), only the maximum data hold
time
t
HD : DAT
needs to be satisfied.
4.
The high-speed mode I
2
C bus can be used in a standard mode I
2
C bus system. In this case, the
conditions described below must be satisfied.
If the device does not extend the SCL0 signal low-level hold time
t
SU : DAT
≥
250 ns
If the device extends the SCL0 signal low-level hold time
Be sure to transmit the data bit to the SDA0 line before the SCL0 line is released (t
Rmax.
+ t
SU :
DAT
= 1,000 + 250 = 1,250 ns by standard mode I
2
C bus specification)
5.
Cb: Total capacitance per bus line (unit: pF)
相关PDF资料 |
PDF描述 |
|---|---|
| 784216A | MOS INTEGRATED CIRCUIT |
| 784216AY | MOS INTEGRATED CIRCUIT |
| 784217A | MOS INTEGRATED CIRCUIT |
| 784217AY | MOS INTEGRATED CIRCUIT |
| 784218AY | MOS INTEGRATED CIRCUIT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 784216A | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216AY | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217A | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217AY | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784218A | 制造商:NEC 制造商全称:NEC 功能描述:MOS INTEGRATED CIRCUIT |
发布紧急采购，3分钟左右您将得到回复。