- 您现在的位置：买卖IC网 > PDF目录25566 > 9FG830AGLF (INTEGRATED DEVICE TECHNOLOGY INC) 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO48 PDF资料下载
参数资料
| 型号： | 9FG830AGLF |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 时钟产生/分配 |
| 英文描述： | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO48 |
| 封装： | 6.10 MM, 0.50 MM PITCH, ROHS COMPLIANT, MO-153, TSSOP-48 |
| 文件页数： | 5/19页 |
| 文件大小： | 219K |
| 代理商： | 9FG830AGLF |
IDT Eight Output Differential Frequency Generator for PCIe Gen3 and QPI
1680C—08/26/10
9FG830
Eight Output Differential Frequency Generator for PCIe Gen3 and QPI
13
SMBus Table: Device Control Register, READ/WRITE ADDRESS (DC/DD)
Pin #
Name
Control Function
Type
0
1
Default
Bit 7
RW
Pin 27
Bit 6
RW
Pin 5
Bit 5
RW
Pin 44
Bit 4
RW
Pin 7
Bit 3
RW
Off
On
Pin 26
Bit 2
RW
Hardware
Select
Software
Select
0
Bit 1
RW
Driven
Hi-Z
0
Bit 0
RW
Down
Center
0
Notes:
1. These bits reflect the state of the corresponding pins at power up, but may be written to
if Byte 0, bit 2 is set to '1'. FS3 is the SEL14M_25M# pin.
SMBus Table: Output Enable Register
Pin #
Name
Control Function
Type
0
1
Default
Bit 7
DIF_7 EN
Output Enable
RW
Disable
Enable
1
Bit 6
DIF_6 EN
Output Enable
RW
Disable
Enable
1
Bit 5
DIF_5 EN
Output Enable
RW
Disable
Enable
1
Bit 4
DIF_4 EN
Output Enable
RW
Disable
Enable
1
Bit 3
DIF_3 EN
Output Enable
RW
Disable
Enable
1
Bit 2
DIF_2 EN
Output Enable
RW
Disable
Enable
1
Bit 1
DIF_1 EN
Output Enable
RW
Disable
Enable
1
Bit 0
DIF_0 EN
Output Enable
RW
Disable
Enable
1
Note:
SMBus Table: Output Stop Mode Register
Pin #
Name
Control Function
Type
0
1
Default
Bit 7
DIF_7 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 6
DIF_6 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 5
DIF_5 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 4
DIF_4 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 3
DIF_3 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 2
DIF_2 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 1
DIF_1 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
Bit 0
DIF_0 STOP EN Free Run/ Stop Enable
RW
Free-run Stop-able
0
44
7
Byte 0
27
5
26
Spread Enable
1
-
Enable Software Control of Frequency,
Spread Enable (Spread Type always
Software Control)
-
DIF_STOP# drive mode
-
Spread Type
Byte 1
-
Byte 2
-
Byte 1 sets outputs active or inactive, not the conditons set by the OE inputs.
-
See Frequency
Selection Table.
FS3
1
FS2
1
FS1
1
FS0
1
-
相关PDF资料 |
PDF描述 |
|---|---|
| 9FGP202AKLFT | 33.33 MHz, OTHER CLOCK GENERATOR, PQCC40 |
| 9G100 | ACTIVE DELAY LINE, TRUE OUTPUT, CDIP4 |
| 9G125S | ACTIVE DELAY LINE, TRUE OUTPUT, CDIP4 |
| 9G125 | ACTIVE DELAY LINE, TRUE OUTPUT, CDIP4 |
| 9G150 | ACTIVE DELAY LINE, TRUE OUTPUT, CDIP4 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 9FG830AGLFT | 功能描述:时钟发生器及支持产品 PCIE SYNTHESIZER - GEN3, 8 OUTPUT RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| 9FG831AFILF | 功能描述:时钟合成器/抖动清除器 PCIE SYNTHESIZER - GEN3, 8 OUTPUT RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| 9FG831AFILFT | 功能描述:时钟合成器/抖动清除器 PCIE SYNTHESIZER - GEN3, 8 OUTPUT RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| 9FG831AFLF | 功能描述:时钟合成器/抖动清除器 PCIE SYNTHESIZER - GEN3, 8 OUTPUT RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
| 9FG831AFLFT | 功能描述:时钟合成器/抖动清除器 PCIE SYNTHESIZER - GEN3, 8 OUTPUT RoHS:否 制造商:Skyworks Solutions, Inc. 输出端数量: 输出电平: 最大输出频率: 输入电平: 最大输入频率:6.1 GHz 电源电压-最大:3.3 V 电源电压-最小:2.7 V 封装 / 箱体:TSSOP-28 封装:Reel |
发布紧急采购，3分钟左右您将得到回复。