参数资料
型号: A10V20B-VQ80C
厂商: Microsemi SoC
文件页数: 30/98页
文件大小: 0K
描述: IC FPGA 2K GATES 80-VQFP COM
标准包装: 90
系列: ACT™ 1
LAB/CLB数: 547
输入/输出数: 69
门数: 2000
电源电压: 2.7 V ~ 3.6 V
安装类型: 表面贴装
工作温度: 0°C ~ 70°C
封装/外壳: 80-TQFP
供应商设备封装: 80-VQFP(14x14)
36
A1 42 5A T i m i n g C har a c t e r i st i c s
(W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Logic Module Propagation Delays1
tPD
Internal Array Module
3.0
3.5
ns
tCO
Sequential Clock to Q
3.0
3.5
ns
tCLR
Asynchronous Clear to Q
3.0
3.5
ns
Logic Module Predicted Routing Delays2
tRD1
FO=1 Routing Delay
1.3
1.5
ns
tRD2
FO=2 Routing Delay
1.9
2.1
ns
tRD3
FO=3 Routing Delay
2.1
2.5
ns
tRD4
FO=4 Routing Delay
2.6
2.9
ns
tRD8
FO=8 Routing Delay
4.2
4.9
ns
Logic Module Sequential Timing
tSUD
Flip-Flop (Latch) Data Input Setup
0.9
1.0
ns
tHD
Flip-Flop (Latch) Data Input Hold
0.0
ns
tSUENA
Flip-Flop (Latch) Enable Setup
0.9
1.0
ns
tHENA
Flip-Flop (Latch) Enable Hold
0.0
ns
tWASYN
Asynchronous Pulse Width
3.8
4.4
ns
tWCLKA
Flip-Flop Clock Pulse Width
3.8
4.4
ns
tA
Flip-Flop Clock Input Period
7.9
9.3
ns
fMAX
Flip-Flop Clock Frequency
125
100
MHz
Input Module Propagation Delays
tINY
Input Data Pad to Y
4.2
4.9
ns
tICKY
Input Reg IOCLK Pad to Y
7.0
8.2
ns
tOCKY
Output Reg IOCLK Pad to Y
7.0
8.2
ns
tICLRY
Input Asynchronous Clear to Y
7.0
8.2
ns
tOCLRY
Output Asynchronous Clear to Y
7.0
8.2
ns
Input Module Predicted Routing Delays1, 3
tIRD1
FO=1 Routing Delay
1.3
1.5
ns
tIRD2
FO=2 Routing Delay
1.9
2.1
ns
tIRD3
FO=3 Routing Delay
2.1
2.5
ns
tIRD4
FO=4 Routing Delay
2.6
2.9
ns
tIRD8
FO=8 Routing Delay
4.2
4.9
ns
Notes:
1.
For dual-module macros, use tPD + tRD1 + tPDn , tCO + tRD1 + tPDn , or tPD1 + tRD1 + tSUD , whichever is appropriate.
2.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment.
3.
Optimization techniques may further reduce delays by 0 to 4 ns.
相关PDF资料
PDF描述
A1020B-1VQG80C IC FPGA 2K GATES 80-VQFP COM
FMC17DRYI-S734 CONN EDGECARD 34POS DIP .100 SLD
ESC65DRYS-S734 CONN EDGECARD 130PS DIP .100 SLD
RSC31DTES CONN EDGECARD 62POS .100 EYELET
1982754-1 KIT, COVER 120DEG, 64 POS
相关代理商/技术参数
参数描述
A10V20B-VQG80C 功能描述:IC FPGA 2K GATES 80-VQFP COM RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA(现场可编程门阵列) 系列:ACT™ 1 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA(27X27)
A10XAF10XAF22K152A 功能描述:JUMPER 10XAF-2S - 10XAF-2S 6" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口,反向 针脚数:10 排数:1 间距 - 连接器:0.098"(2.50mm) 间距 - 电缆:0.098"(2.50mm) 长度:0.500'(152.40mm,6.00") 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000
A10XAF10XAF22K152B 功能描述:JUMPER 10XAF-2S - 10XAF-2S 6" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口 针脚数:10 排数:1 间距 - 连接器:0.098"(2.50mm) 间距 - 电缆:0.098"(2.50mm) 长度:0.500'(152.40mm,6.00") 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000
A10XAF10XAF22K305A 功能描述:JUMPER 10XAF-2S - 10XAF-2S 12" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口,反向 针脚数:10 排数:1 间距 - 连接器:0.098"(2.50mm) 间距 - 电缆:0.098"(2.50mm) 长度:1.00'(304.80mm) 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000
A10XAF10XAF22K305B 功能描述:JUMPER 10XAF-2S - 10XAF-2S 12" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口 针脚数:10 排数:1 间距 - 连接器:0.098"(2.50mm) 间距 - 电缆:0.098"(2.50mm) 长度:1.00'(304.80mm) 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000