参数资料
| 型号： | A10V20B-VQ80C |
| 厂商： | Microsemi SoC |
| 文件页数： | 48/98页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 2K GATES 80-VQFP COM |
| 标准包装： | 90 |
| 系列： | ACT™ 1 |
| LAB/CLB数： | 547 |
| 输入/输出数： | 69 |
| 门数： | 2000 |
| 电源电压： | 2.7 V ~ 3.6 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 80-TQFP |
| 供应商设备封装： | 80-VQFP（14x14） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页当前第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页
52
A3 22 00 DX Ti m i n g Ch ar ac te r i st i c s
(Wor s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Logic Module Combinatorial Functions
tPD
Internal Array Module Delay
2.8
3.8
ns
tPDD
Internal Decode Module Delay
3.4
4.6
ns
Logic Module Predicted Routing Delays1
tRD1
FO=1 Routing Delay
1.6
2.1
ns
tRD2
FO=2 Routing Delay
2.3
3.1
ns
tRD3
FO=3 Routing Delay
2.9
3.9
ns
tRD4
FO=4 Routing Delay
3.5
4.7
ns
tRD5
FO=8 Routing Delay
6.2
8.2
ns
tRDD
Decode-to-Output Routing Delay
0.8
1.1
ns
Logic Module Sequential Timing Characteristics
tCO
Flip-Flop Clock-to-Output
3.2
4.2
ns
tGO
Latch Gate-to-Output
2.8
3.8
ns
tSU
Flip-Flop (Latch) Setup Time
0.5
0.6
ns
tH
Flip-Flop (Latch) Hold Time
0.0
ns
tRO
Flip-Flop (Latch) Reset to Output
3.2
4.2
ns
tSUENA
Flip-Flop (Latch) Enable Setup
0.9
1.2
ns
tHENA
Flip-Flop (Latch) Enable Hold
0.0
ns
tWCLKA
Flip-Flop (Latch) Clock Active Pulse Width
4.3
5.8
ns
tWASYN
Flip-Flop (Latch) Asynchronous Pulse Width
5.7
7.6
ns
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment.
相关PDF资料 |
PDF描述 |
|---|---|
| A1020B-1VQG80C | IC FPGA 2K GATES 80-VQFP COM |
| FMC17DRYI-S734 | CONN EDGECARD 34POS DIP .100 SLD |
| ESC65DRYS-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| RSC31DTES | CONN EDGECARD 62POS .100 EYELET |
| 1982754-1 | KIT, COVER 120DEG, 64 POS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A10V20B-VQG80C | 功能描述:IC FPGA 2K GATES 80-VQFP COM RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ACT™ 1 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A10XAF10XAF22K152A | 功能描述:JUMPER 10XAF-2S - 10XAF-2S 6" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口，反向 针脚数:10 排数:1 间距 - 连接器:0.098"（2.50mm） 间距 - 电缆:0.098"（2.50mm） 长度:0.500'（152.40mm，6.00"） 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000 |
| A10XAF10XAF22K152B | 功能描述:JUMPER 10XAF-2S - 10XAF-2S 6" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口 针脚数:10 排数:1 间距 - 连接器:0.098"（2.50mm） 间距 - 电缆:0.098"（2.50mm） 长度:0.500'（152.40mm，6.00"） 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000 |
| A10XAF10XAF22K305A | 功能描述:JUMPER 10XAF-2S - 10XAF-2S 12" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口，反向 针脚数:10 排数:1 间距 - 连接器:0.098"（2.50mm） 间距 - 电缆:0.098"（2.50mm） 长度:1.00'（304.80mm） 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000 |
| A10XAF10XAF22K305B | 功能描述:JUMPER 10XAF-2S - 10XAF-2S 12" 制造商:jst sales america inc. 系列:XAF 零件状态:在售 连接器类型:插口至插口 针脚数:10 排数:1 间距 - 连接器:0.098"（2.50mm） 间距 - 电缆:0.098"（2.50mm） 长度:1.00'（304.80mm） 特性:- 颜色:黑色 屏蔽:- 使用:- 电缆端接:IDC 触头镀层:锡 触头镀层厚度:- 标准包装:1,000 |
发布紧急采购，3分钟左右您将得到回复。