参数资料
| 型号： | A1240A-TQ176C |
| 厂商： | Microsemi SoC |
| 文件页数： | 18/54页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 4K GATES 176-TQFP COM |
| 标准包装： | 40 |
| 系列： | ACT™ 2 |
| LAB/CLB数： | 684 |
| 输入/输出数： | 104 |
| 门数： | 4000 |
| 电源电压： | 4.5 V ~ 5.5 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 176-LQFP |
| 供应商设备封装： | 176-TQFP（24x24） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
ACT 2 Family FPGAs
R e visio n 8
2 - 19
A1280A Timing Characteristics (continued)
Table 2-19 A1280A Worst-Case Commercial Conditions, VCC = 4.75 V, TJ = 70°C
I/O Module Input Propagation Delays
–2 Speed
–1 Speed
Std. Speed
Units
Parameter/Description
Min.
Max.
Min.
Max.
Min.
Max.
tINYH
Pad to Y High
2.9
3.3
3.8
ns
tINYL
Pad to Y Low
2.7
3.0
3.5
ns
tINGH
G to Y High
5.0
5.7
6.6
ns
tINGL
G to Y Low
4.8
5.4
6.3
ns
Input Module Predicted Input Routing Delays*
tIRD1
FO = 1 Routing Delay
4.6
5.1
6.0
ns
tIRD2
FO = 2 Routing Delay
5.2
5.9
6.9
ns
tIRD3
FO = 3 Routing Delay
5.6
6.3
7.4
ns
tIRD4
FO = 4 Routing Delay
6.5
7.3
8.6
ns
tIRD8
FO = 8 Routing Delay
9.4
10.5
12.4
ns
Global Clock Network
tCKH
Input Low to High
FO = 32
10.2
11.0
12.8
ns
FO = 256
13.1
14.6
17.2
tCKL
Input High to Low
FO = 32
10.2
11.0
12.8
ns
FO = 256
13.3
14.9
17.5
tPWH
Minimum Pulse Width High
FO = 32
5.0
5.5
6.6
ns
FO = 256
5.8
6.4
7.6
tPWL
Minimum Pulse Width Low
FO = 32
5.0
5.5
6.6
ns
FO = 256
5.8
6.4
7.6
tCKSW
Maximum Skew
FO = 32
0.5
ns
FO = 256
2.5
tSUEXT
Input Latch External Setup
FO = 32
0.0
ns
FO = 256
0.0
tHEXT
Input Latch External Hold
FO = 32
7.0
ns
FO = 256
11.2
tP
Minimum Period
FO = 32
9.6
11.2
13.3
ns
FO = 256
10.6
12.6
15.3
fMAX
Maximum Frequency
FO = 32
105.0
90.0
75.0
ns
FO = 256
95.0
80.0
65.0
Note:
*These parameters should be used for estimating device performance. Optimization techniques may further
reduce delays by 0 to 4 ns. Routing delays are for typical designs across worst-case operating conditions. Post-
route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
based on actual routing delay measurements performed on the device prior to shipment.
相关PDF资料 |
PDF描述 |
|---|---|
| A1240A-TQG176C | IC FPGA 4K GATES 176-TQFP COM |
| AX1000-1BGG729I | IC FPGA AXCELERATOR 1M 729-PBGA |
| AX1000-1BG729I | IC FPGA AXCELERATOR 1M 729-PBGA |
| EP1S10F484I6N | IC STRATIX FPGA 10K LE 484-FBGA |
| EP1S10F484C5N | IC STRATIX FPGA 10K LE 484-FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A1240A-TQ176I | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-TQ176M | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-TQG160B | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-TQG160C | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
| A1240A-TQG160I | 制造商:MICROSEMI 制造商全称:Microsemi Corporation 功能描述:ACT 2 Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。