- 您现在的位置：买卖IC网 > PDF目录294782 > A1280A-1CQ172E FPGA, 1232 CLBS, 8000 GATES, 60 MHz, CQFP172 PDF资料下载
参数资料
| 型号： | A1280A-1CQ172E |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1232 CLBS, 8000 GATES, 60 MHz, CQFP172 |
| 封装： | CAVITY-UP, CERAMIC, QFP-172 |
| 文件页数： | 25/98页 |
| 文件大小： | 2005K |
| 代理商： | A1280A-1CQ172E |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页
31
Hi R e l F P GA s
A1 28 0A T i m i n g C har a c t e r i st i c s (continued)
(W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter Description
Min.
Max.
Min.
Max.
Units
Input Module Propagation Delays
tINYH
Pad to Y High
4.0
4.7
ns
tINYL
Pad to Y Low
3.6
4.3
ns
tINGH
G to Y High
6.9
8.1
ns
tINGL
G to Y Low
6.6
7.7
ns
Input Module Predicted Routing Delays1
tRD1
FO=1 Routing Delay
6.2
7.3
ns
tRD2
FO=2 Routing Delay
7.2
8.4
ns
tRD3
FO=3 Routing Delay
7.7
9.1
ns
tRD4
FO=4 Routing Delay
8.9
10.5
ns
tRD8
FO=8 Routing Delay
12.9
15.2
ns
Global Clock Network
tCKH
Input Low to High
FO = 32
FO = 384
13.3
17.9
15.7
21.1
ns
tCKL
Input High to Low
FO = 32
FO = 384
13.3
18.2
15.7
21.4
ns
tPWH
Minimum Pulse Width High
FO = 32
FO = 384
6.9
7.9
8.1
9.3
ns
tPWL
Minimum Pulse Width Low
FO = 32
FO = 384
6.9
7.9
8.1
9.3
ns
tCKSW
Maximum Skew
FO = 32
FO = 384
0.6
3.1
0.6
3.1
ns
tSUEXT
Input Latch External Setup
FO = 32
FO = 384
0.0
ns
tHEXT
Input Latch External Hold
FO = 32
FO = 384
8.6
13.8
8.6
13.8
ns
tP
Minimum Period
FO = 32
FO = 384
13.7
16.0
16.2
18.9
ns
fMAX
Maximum Frequency
FO = 32
FO = 384
73
63
62
53
MHz
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is based
on actual routing delay measurements performed on the device prior to shipment. Optimization techniques may further reduce delays by 0
to 4 ns.
相关PDF资料 |
PDF描述 |
|---|---|
| A1460A-1CQ196E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CQFP196 |
| A1460A-1PG207E | FPGA, 848 CLBS, 6000 GATES, 100 MHz, CPGA207 |
| A1460A-CQ196E | FPGA, 848 CLBS, 6000 GATES, 85 MHz, CQFP196 |
| A1460A-PG207E | FPGA, 848 CLBS, 6000 GATES, 85 MHz, CPGA207 |
| A1280A-CQ172E | FPGA, 1232 CLBS, 8000 GATES, 41 MHz, CQFP172 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A1280A-1CQ172M | 制造商:Microsemi Corporation 功能描述:FPGA ACT 2 8K GATES 1232 CELLS 90MHZ 1.0UM 5V 172CQFP - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 140 I/O 172CQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 8K GATES 172-CQFP MIL |
| A1280A-1CQ176B | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ACT2 Family FPGAs |
| A1280A-1CQ176C | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ACT2 Family FPGAs |
| A1280A-1CQ176I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ACT2 Family FPGAs |
| A1280A-1CQ176M | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ACT2 Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。