- 您现在的位置：买卖IC网 > PDF目录1978 > AD1871YRSZ-REEL (Analog Devices Inc)IC ADC STEREO 24BIT 96KHZ 28SSOP PDF资料下载
参数资料
| 型号： | AD1871YRSZ-REEL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 14/28页 |
| 文件大小： | 0K |
| 描述： | IC ADC STEREO 24BIT 96KHZ 28SSOP |
| 标准包装： | 1,500 |
| 位数： | 24 |
| 采样率（每秒）： | 96k |
| 数据接口： | 串行，SPI? |
| 转换器数目： | 2 |
| 电压电源： | 模拟和数字 |
| 工作温度： | -40°C ~ 105°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 28-SSOP（0.209"，5.30mm 宽） |
| 供应商设备封装： | 28-SSOP |
| 包装： | 带卷 (TR) |
| 输入数目和类型： | 4 个单端，单极 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页当前第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页
REV. 0
AD1871
–21–
Table III. Control/Status Word Format
15-12
11
10
9
6
5
4
3210
Address
R/
W
Reserved
Control/Status Data Bits (9–0)
CCLK
CLATCH
CIN
COUT
D15
D14
D12
D11
D10
D09
D08
D07
D06
D05
D04
D03
D02
D01
D00
D13
Figure 20. Writing to Register Using Control Port
D08
D07
D06
D05
D04
D03
D02
D01
D00
D09
CCLK
CLATCH
CIN
COUT
D15
D14
D12
D11
D10
D09
D08
D07
D06
D05
D04
D03
D02
D01
D00
D13
Figure 21. Reading from Register Using Control Port
Table IV. Control Register I (Address 0000b, Write Only)
15–12
11
10
9
8
7
6
5
4
3
2
1
0
0000
0
PRE
HPE
PD
AMC
AGL2
AGL1
AGL0
AGR2
AGR1
AGR0
9
PRE
Peak Reading Enable (0 = Disabled (Default); 1 = Enabled)
8
HPE
High-Pass Filter Enable (0 = Disabled (Default); 1 = Enabled)
7PD
Power-Down Control (1 = Power-Down; 0 = Normal Operation (Default))
6
AMC
ADC Modulator Clock (1 = 64
fS; 0 = 128 fS (Default))
5–3
AGL2–AGL0
Input Gain (Left Channel, see Table V)
2–0
AGR2–AGL0
Input Gain (Right Channel, see Table V)
Control Register I
Control Register I contains bit settings for control of analog
front end gain, modulator clock selection, power-down control,
high-pass filtering, and peak hold.
Analog Gain Control
The AD1871 features an optional analog front end with select-
able gain. Gain is selected using three control bits for each channel,
giving five separate and independent gain settings on each channel.
Bits 2 through 0 (AGR2–AGR0) set the analog gain for the right
channel, while Bits 5 through 3 (AGL2–AGL0) set the analog
gain for the left channel. Table V shows the analog gain corre-
sponding to the bit settings in AGx2–ADx0.
Table V. Analog Gain Settings
AGx2
AGx1
AGx0
Gain (dB)
00
0
0 (Default)
00
1
3
01
0
6
01
1
9
10
0
12
10
1
0
11
0
11
1
0
相关PDF资料 |
PDF描述 |
|---|---|
| AD1877JRZ-RL | IC ADC STEREO 16BIT 28-SOIC |
| AD1974YSTZ-RL | IC CODEC 4CH ADC W/PLL 48-LQFP |
| AD2S99BP | IC OSC SINUSOIDAL 20KHZ 20-PLCC |
| AD5310BRM | IC DAC 10BIT R-R W/BUFF 8-MSOP |
| AD5341BRUZ | IC DAC 12BIT SNGL VOUT 20TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD1876 | 制造商:AD 制造商全称:Analog Devices 功能描述:16-Bit 100 kSPS Sampling ADC |
| AD1876JN | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD1877 | 制造商:AD 制造商全称:Analog Devices 功能描述:Single-Supply 16-Bit Stereo ADC |
| AD1877JR | 制造商:Rochester Electronics LLC 功能描述:IC, +5V 16-BIT STEREO ADC - Bulk 制造商:Analog Devices 功能描述:IC +5V 16-BIT STEREO ADC |
| AD1877JR-REEL | 制造商:Rochester Electronics LLC 功能描述:SINGLE SUPPLY 5V 16-BIT STERO ADC - Tape and Reel 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。