- 您现在的位置：买卖IC网 > PDF目录8647 > AD5045BRUZ-REEL7 (Analog Devices Inc)IC DAC DUAL 14BIT SPI 14TSSOP PDF资料下载
参数资料
| 型号： | AD5045BRUZ-REEL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 24/28页 |
| 文件大小： | 0K |
| 描述： | IC DAC DUAL 14BIT SPI 14TSSOP |
| 产品培训模块： | Data Converter Fundamentals DAC Architectures |
| 标准包装： | 1,000 |
| 系列： | nanoDAC™ |
| 设置时间： | 5.8µs |
| 位数： | 14 |
| 数据接口： | 串行，SPI? |
| 转换器数目： | 2 |
| 电压电源： | 单电源 |
| 功率耗散（最大）： | 13.5mW |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 14-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | 14-TSSOP |
| 包装： | 带卷 (TR) |
| 输出数目和类型： | 2 电压，单极；2 电压，双极 |
| 采样率（每秒）： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页
AD5025/AD5045/AD5065
Rev. 0 | Page 5 of 28
TIMING CHARACTERISTICS
All input signals are specified with tR = tF = 1 ns/V (10% to 90% of VDD) and timed from a voltage level of (VIL + VIH)/2. See Figure 3 and
Table 4.
Parameter
Symbol
Min
Typ
Max
Unit
SCLK Cycle Time
20
ns
SCLK High Time
t2
10
ns
SCLK Low Time
t3
10
ns
SYNC to SCLK Falling Edge Setup Time
t4
16.5
ns
Data Setup Time
t5
5
ns
Data Hold Time
t6
5
ns
SCLK Falling Edge to SYNC Rising Edge
t7
0
30
ns
Minimum SYNC High Time (Single Channel Update)
t8
2
μs
Minimum SYNC High Time (All Channel Update)
t8
4
μs
SYNC Rising Edge to SCLK Fall Ignore
t9
17
ns
LDAC Pulse Width Low
t10
20
ns
SCLK Falling Edge to LDAC Rising Edge
t11
20
ns
CLR Pulse Width Low
t12
10
ns
SCLK Falling Edge to LDAC Falling Edge
t13
10
ns
CLR Pulse Activation Time
t14
10.6
μs
SCLK Rising Edge to SDO Valid
22
ns
SCLK Falling Edge to SYNC Rising Edge
t162
5
30
ns
SYNC Rising Edge to SCLK Rising Edge
8
ns
SYNC Rising Edge to LDAC/CLR/PDL Falling Edge (Single Channel Update)
t182
2
μs
SYNC Rising Edge to LDAC/CLR/PDL Falling Edge (All Channel Update)
t182
4
μs
PDL Minimum Pulse Width
t19
20
ns
1 Maximum SCLK frequency is 50 MHz at VDD = 4.5 V to 5.5 V. Guaranteed by design and characterization; not production tested.
2 Daisy-chain mode only.
3 Measured with the load circuit of Figure 2. t15 determines the maximum SCLK frequency in daisy-chain mode.
Circuit and Timing Diagrams
2mA
IOL
2mA
IOH
VOH (MIN) + VOL (MAX)
2
TO OUTPUT
PIN
CL
50pF
06
84
4-
00
2
Figure 2. Load Circuit for Digital Output (SDO) Timing Specifications
相关PDF资料 |
PDF描述 |
|---|---|
| LTC2614CGN#TRPBF | IC DAC 14BIT QUAD R-R OUT 16SSOP |
| VE-J60-MZ-B1 | CONVERTER MOD DC/DC 5V 25W |
| VE-J5D-MZ-B1 | CONVERTER MOD DC/DC 85V 25W |
| VI-26P-MW-B1 | CONVERTER MOD DC/DC 13.8V 100W |
| VI-J5D-MZ-B1 | CONVERTER MOD DC/DC 85V 25W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD504KH | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD504LH | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD504MH | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD504SH | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| AD505-00E | 功能描述:SENSOR MAG SW 40G STANDRD 8-MSOP 制造商:nve corp/sensor products 系列:AD 包装:管件 零件状态:有效 功能:全极开关 技术:霍尔效应 极化:任意一种 感应范围:±5mT 跳闸，±2.5mT 释放 测试条件:-40°C ~ 125°C 电压 - 电源:4.5 V ~ 30 V 电流 - 电源（最大值）:4.5mA 电流 - 输出（最大值）:20mA 输出类型:开路集电极 特性:- 工作温度:-40°C ~ 125°C（TA） 封装/外壳:8-TSSOP，8-MSOP（0.118"，3.00mm 宽） 供应商器件封装:8-MSOP 标准包装:1,000 |
发布紧急采购，3分钟左右您将得到回复。