- 您现在的位置：买卖IC网 > PDF目录10756 > AD73311LARSZ (Analog Devices Inc)IC PROCESSOR FRONT END LP 20SSOP PDF资料下载
参数资料
| 型号： | AD73311LARSZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 33/36页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR FRONT END LP 20SSOP |
| 标准包装： | 66 |
| 位数： | 16 |
| 通道数： | 2 |
| 功率（瓦特）： | 50mW |
| 电压 - 电源，模拟： | 3V |
| 电压 - 电源，数字： | 3V |
| 封装/外壳： | 20-SSOP（0.209"，5.30mm 宽） |
| 供应商设备封装： | 20-SSOP |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页当前第33页第34页第35页第36页
AD73311
–6–
REV. B
Table III. Signal Ranges
3 V Power Supply
5 V Power Supply
5VEN = 0
5VEN = 1
VREFCAP
1.2 V
± 10%
1.2 V
2.4 V
VREFOUT
1.2 V
± 10%
1.2 V
2.4 V
ADC
Maximum Input Range
at VIN
1.578 V p-p
3.156 V p-p
Nominal Reference Level
1.0954 V p-p
2.1908 V p-p
DAC
Maximum Voltage
Output Swing
Single-Ended
1.578 V p-p
3.156 V p-p
Differential
3.156 V p-p
6.312 V p-p
Nominal Voltage
Output Swing
Single-Ended
1.0954 V p-p
2.1908 V p-p
Differential
2.1909 V p-p
4.3818 V p-p
Output Bias Voltage
VREFOUT
TIMING CHARACTERISTICS
Limit at
Parameter
TA = –40 C to +85 C
Unit
Description
Clock Signals
See Figure 1
t1
61
ns min
MCLK Period
t2
24.4
ns min
MCLK Width High
t3
24.4
ns min
MCLK Width Low
Serial Port
See Figures 3 and 4
t4
t1
ns min
SCLK Period
t5
0.4
× t1
ns min
SCLK Width High
t6
0.4
× t1
ns min
SCLK Width Low
t7
20
ns min
SDI/SDIFS Setup Before SCLK Low
t8
0
ns min
SDI/SDIFS Hold After SCLK Low
t9
10
ns max
SDOFS Delay from SCLK High
t10
10
ns min
SDOFS Hold After SCLK High
t11
10
ns min
SDO Hold After SCLK High
t12
10
ns max
SDO Delay from SCLK High
t13
30
ns max
SCLK Delay from MCLK
(AVDD = +3 V
10%; DVDD = +3 V
10%; AGND = DGND = 0 V; TA = TMlN to TMAX, unless
otherwise noted)
Table II. Current Summary (AVDD = DVDD = +5.5 V)
Analog
Internal Digital
External Interface
MCLK
Conditions
Current Current
Current
Total Current
SE
ON
Comments
ADC On Only
8.5
6
2
16.5
1
YES
REFOUT Disabled
ADC and DAC On
14.5
6
2
22.5
1
YES
REFOUT Disabled
REFCAP On Only
0.8
0
1.0
0
NO
REFOUT Disabled
REFCAP and
REFOUT On Only
3.5
0
3.5
0
NO
All Sections Off
0
1.5
0
1.7
0
YES
MCLK Active Levels Equal to
0 V and DVDD
All Sections Off
0
0.01
0
0.02
0
NO
Digital Inputs Static and
Equal to 0 V or DVDD
The above values are in mA and are typical values unless otherwise noted.
相关PDF资料 |
PDF描述 |
|---|---|
| VI-B6N-IV-S | CONVERTER MOD DC/DC 18.5V 150W |
| VE-J3B-MY-F1 | CONVERTER MOD DC/DC 95V 50W |
| VE-J34-MY-F4 | CONVERTER MOD DC/DC 48V 50W |
| VE-J5D-MW-F2 | CONVERTER MOD DC/DC 85V 100W |
| VE-J3D-MY-F2 | CONVERTER MOD DC/DC 85V 50W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD73311LARSZ-REEL | 功能描述:IC PROCESSOR FRONT END LP 20SSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模拟前端 (AFE) 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 位数:- 通道数:2 功率（瓦特）:- 电压 - 电源，模拟:3 V ~ 3.6 V 电压 - 电源，数字:3 V ~ 3.6 V 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:带卷 (TR) |
| AD73311LARSZ-REEL7 | 功能描述:IC PROCESSOR FRONT END LP 20SSOP RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模拟前端 (AFE) 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 位数:- 通道数:2 功率（瓦特）:- 电压 - 电源，模拟:3 V ~ 3.6 V 电压 - 电源，数字:3 V ~ 3.6 V 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:带卷 (TR) |
| AD73311LARU | 制造商:Analog Devices 功能描述:Audio Codec 1ADC / 1DAC 16-Bit 20-Pin TSSOP |
| AD73311LARU-REEL | 制造商:Analog Devices 功能描述:Audio Codec 1ADC / 1DAC 16-Bit 20-Pin TSSOP T/R |
| AD73311LARU-REEL7 | 制造商:Analog Devices 功能描述:Audio Codec 1ADC / 1DAC 16-Bit 20-Pin TSSOP T/R |
发布紧急采购，3分钟左右您将得到回复。