- 您现在的位置：买卖IC网 > PDF目录10940 > ADAU1381BCBZ-RL7 (Analog Devices Inc)IC AUDIO CODEC STEREO LN 30WLCSP PDF资料下载
参数资料
| 型号： | ADAU1381BCBZ-RL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 39/84页 |
| 文件大小： | 0K |
| 描述： | IC AUDIO CODEC STEREO LN 30WLCSP |
| 标准包装： | 1 |
| 类型： | 立体声音频 |
| 数据接口： | 串行，SPI? |
| 分辨率（位）： | 24 b |
| ADC / DAC 数量： | 2 / 2 |
| 三角积分调变： | 无 |
| S/N 比，标准 ADC / DAC (db)： | 97 / 100 |
| 动态范围，标准 ADC / DAC (db)： | 96.5 / 100 |
| 电压 - 电源，模拟： | 1.8 V ~ 3.65 V |
| 电压 - 电源，数字： | 1.63 V ~ 3.65 V |
| 工作温度： | -25°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 30-UFBGA，WLCSP |
| 供应商设备封装： | 30-WLCSP（3.4x2.64） |
| 包装： | 标准包装 |
| 配用： | EVAL-ADAU1381Z-ND - BOARD EVALUATION FOR ADAU1381 |
| 其它名称： | ADAU1381BCBZ-RL7DKR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页当前第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页
ADAU1381
Rev. B | Page 44 of 84
CLOCK MANAGEMENT, INTERNAL REGULATOR,
AND PLL CONTROL
Register 16384 (0x4000), Clock Control
The clock control register sets the clocking scheme for the
ADAU1381. The system clock can be generated from either the
PLL or directly from the MCKI (master clock input) pin. Addi-
tionally, the MCKO (master clock output) pin can be configured.
Bits[6:5], MCKO Frequency
These bits set the frequency to be output on MCKO as a multiple
of the base sampling frequency (32×, 64×, 128×, or 256×). The
MCKO pin can be used to provide digital microphones with a clock.
Bit 4, MCKO Enable
This bit enables or disables the MCKO pin.
Bit 3, Clock Source Select
The clock source select bit either routes the MCLK input through
the PLL or bypasses the PLL. When using the PLL, the output of
the PLL is always 1024 × fS, and Bits[2:1] should be set to 11.
PLL parameters can be set in the PLL control register. Inputs
directly from MCKI require an exact clock rate as described in
the Bits[2:1], Input Master Clock Frequency section.
Bits[2:1], Input Master Clock Frequency
The maximum clock speed allowed is 1024 × 48 kHz. These bits set
the expected input master clock frequency for proper clock divider
values in order to output a constant system clock of 256 × fS. When
using the PLL, these bits must always be set to 1024 × fS. When
bypassing the PLL, the external clock frequency on the MCKI pin
Table 30 show the relationship between the system clock and the
internal master clock for base sampling frequencies of 44.1 kHz
and 48 kHz.
Bit 0, Core Clock Enable
This bit enables the internal master clock to start the IC.
Table 28. Clock Control Register
Bits
Description
Default
7
Reserved
[6:5]
MCKO frequency
00
00: 32 × fS
01: 64 × fS
10: 128 × fS
11: 256 × fS
4
MCKO enable
0
0: disabled
1: enabled
3
Clock source select
0
0: direct from MCKI pin
1: PLL clock
[2:1]
Input master clock frequency
00
00: 256 × fS
01: 512 × fS
10: 768 × fS
11: 1024 × fS
0
Core clock enable
0
0: core clock disabled
1: core clock enabled
Table 29. Core Clock Output for fS = 44.1 kHz
MCLK Input Setting
MCLK Input Value
MCLK Input Divider
Core Clock
256 × fS
11.2896 MHz
1
11.2896 MHz
512 × fS
22.5792 MHz
2
11.2896 MHz
768 × fS
33.8688 MHz
3
11.2896 MHz
1024 × fS
45.1584 MHz
4
11.2896 MHz
Table 30. Core Clock Output for fS = 48 kHz
MCLK Input Setting
MCLK Input Value
MCLK Input Divider
Core Clock
256 × fS
12.288 MHz
1
12.288 MHz
512 × fS
24.576 MHz
2
12.288 MHz
768 × fS
36.864 MHz
3
12.288 MHz
1024 × fS
49.152 MHz
4
12.288 MHz
相关PDF资料 |
PDF描述 |
|---|---|
| ADAU1381BCBZ-RL | IC AUDIO CODEC STEREO LN 30WLCSP |
| VI-B3K-IW-B1 | CONVERTER MOD DC/DC 40V 100W |
| VI-B3H-IW-B1 | CONVERTER MOD DC/DC 52V 100W |
| VI-B3B-IW-B1 | CONVERTER MOD DC/DC 95V 100W |
| VE-J3B-IX-S | CONVERTER MOD DC/DC 95V 75W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADAU1381BCPZ | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCPZ-RL | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1381BCPZ-RL7 | 功能描述:IC AUDIO CODEC STEREO LN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 编解码器 系列:- 标准包装:2,500 系列:- 类型:立体声音频 数据接口:串行 分辨率（位）:18 b ADC / DAC 数量:2 / 2 三角积分调变:是 S/N 比，标准 ADC / DAC (db):81.5 / 88 动态范围，标准 ADC / DAC (db):82 / 87.5 电压 - 电源，模拟:2.6 V ~ 3.3 V 电压 - 电源，数字:1.7 V ~ 3.3 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:48-WFQFN 裸露焊盘 供应商设备封装:48-TQFN-EP（7x7） 包装:带卷 (TR) |
| ADAU1382BCPZ | 制造商:Analog Devices 功能描述:STEREO AUDIO CODEC FOR DIG STILL CAM - Trays 制造商:Analog Devices 功能描述:IC AUDIO CODEC 24BIT 96KHZ LFCSP-32 制造商:Analog Devices 功能描述:IC, AUDIO CODEC, 24BIT, 96KHZ, LFCSP-32, Audio CODEC Type:Stereo, No. of ADCs:2, 制造商:Analog Devices 功能描述:AUDIO CODEC |
| ADAU1382BCPZ-R7 | 制造商:Analog Devices 功能描述:STEREO AUDIO CODEC FOR DIG STILL CAM - Tape and Reel 制造商:Analog Devices 功能描述:AUDIO CODEC |
发布紧急采购，3分钟左右您将得到回复。