参数资料
| 型号： | ADMC401BSTZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 53/60页 |
| 文件大小： | 0K |
| 描述： | IC DSP 8CH 12BIT MOTCTRL 144LQFP |
| 标准包装： | 1 |
| 系列： | 电机控制 |
| 类型： | 定点 |
| 接口： | 串行端口 |
| 时钟速率： | 26MHz |
| 非易失内存： | ROM（6 kB） |
| 芯片上RAM： | 8kB |
| 电压 - 输入/输出： | 5.00V |
| 电压 - 核心： | 5.00V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-LQFP |
| 供应商设备封装： | 144-LQFP（20x20） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页
ADMC401
–57–
REV. B
31 30 29 28 27 26 25 24 23 22
21 20 19 18 17 16
SPORT0_RX_WORDS1 (R/W)
1 = CHANNEL ENABLE
0 = CHANNEL IGNORED
DM (0x3FFA)
15 14 13 12
11 10
9
8
7
65
4
3
2
1
0
SPORT0_RX_WORDS0 (R/W)
DM (0x3FF9)
31 30 29 28 27 26 25 24 23 22
21 20 19 18 17 16
SPORT0_TX_WORDS1 (R/W)
1 = CHANNEL ENABLE
0 = CHANNEL IGNORED
DM (0x3FF8)
15 14 13 12
11 10
9
8
7
65
4
3
2
1
0
SPORT0_TX_WORDS0 (R/W)
DM (0x3FF7)
MEMWAIT (R/W)
DWAIT4
DWAIT0
DWAIT1
DWAIT2
DWAIT3
ROM ENABLE
1 = ENABLE
0 = DISABLE
1
0
1
11
1
15
14
13
12
11
10
9876543210
NOTE: IN STANDALONE MODE (MMAP = BMODE = 1)
THE ROM MONITOR WRITES 0x8000 TO THIS REGISTER.
DM (0x3FFE)
MULTICHANNEL ENABLE MCE
IINTERNAL SERIAL CLOCK GENERATION ISCLK
RECEIVE FRAME SYNC REQUIRED RFSR
RECEIVE FRAME SYNC WIDTH RFSW
MULTI CHANNEL FRAME DELAY MFD
ONLY IF MULTICHANNEL MODE ENABLED)
TRANSMIT FRAME SYNC REQUIRED TFSR
TRANSMIT FRAME SYNC WIDTH TFSW
SLEN SERIAL WORD LENGTH
DTYPE DATA FORMAT
00 = RIGHT JUSTIFY, ZERO-FILLED UNUSED MSBS
01 = RIGHT JUSTIFY, SIGN EXTEND INTO UNUSED MSBS
10 = COMPAND USING
-LAW
11 = COMPAND USING A-LAW
ITFS INTERNAL TRANSMIT FRAME SYNC ENABLE
(OR MCL MULTICHANNEL LENGTH; 1 = 32 WORDS, 0 = 24 WORDS
ONLY IF MULTICHANNEL MODE ENABLED)
INVRFS IINVERT RECEIVE FRAME SYNC
INVTFS INVERT TRANSMIT FRAME SYNC
(OR INVTDV INVERT TRANSMIT DATA VALID
ONLY IF MULTICHANNEL MODE ENABLED)
IRFS INTERNAL RECEIVE FRAME SYNC ENABLE
SPORT0_CTRL_REG (R/W)
0
00
0
15
14
13
12
11
10
9876543210
DM (0x3FF6)
Figure 45. Structure of Registers of ADMC401
Default bit values are shown; if no value is shown, the bit field is undefined at reset. Reserved bits are shown on a gray field—these
bits should always be written as shown.
相关PDF资料 |
PDF描述 |
|---|---|
| ADN2850BCPZ25-RL7 | IC DGTL RHEO DL 25K 9BIT16LFCSP |
| ADN2860ACPZ250-RL7 | IC POT DGTL 3CH 250K 24-LFCSP |
| ADN4600ACPZ | IC CROSSPOINT SWITCH 8X8 64LFCSP |
| ADN4604ASVZ-RL | IC CROSSPOINT SWIT 16X16 100TQFP |
| ADN4605ABPZ | IC CROSSPOINT SWITCH 352BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADMC401BSTZKL1 | 制造商:Analog Devices 功能描述: |
| ADMC401-PB | 制造商:AD 制造商全称:Analog Devices 功能描述:Single-Chip, DSP-Based High Performance Motor Controller |
| ADMCF326 | 制造商:AD 制造商全称:Analog Devices 功能描述:28-Lead Flash Memory DSP Motor Controller |
| ADMCF326BN | 制造商:Analog Devices 功能描述: |
| ADMCF326BR | 制造商:AD 制造商全称:Analog Devices 功能描述:28-Lead Flash Memory DSP Motor Controller |
发布紧急采购，3分钟左右您将得到回复。