收藏本站
参数资料
型号： ADSP-21061KS-200
厂商： Analog Devices Inc
文件页数： 32/52页
文件大小： 0K
描述： IC DSP CONTROLLER 32BIT 240MQFP
产品培训模块： SHARC Processor Overview
标准包装： 1
系列： SHARC®
类型： 浮点
接口： 同步串行端口（SSP）
时钟速率： 50MHz
非易失内存： 外部
芯片上RAM： 128kB
电压 - 输入/输出： 5.00V
电压 - 核心： 5.00V
工作温度： 0°C ~ 85°C
安装类型： 表面贴装
封装/外壳： 240-BFQFP 裸露焊盘
供应商设备封装： 240-MQFP-EP（32x32）
包装： 托盘
Rev. D | Page 38 of 52 | May 2013
ADSP-21061/ADSP-21061L
Serial Ports
To determine whether communication is possible between two
devices at clock speed n, the following specifications must be
confirmed: 1) frame sync delay and frame sync setup and hold,
2) data delay and data setup and hold, and 3) SCLK width.
Table 21. Serial Ports—External Clock
Parameter
5 V and 3.3 V
Unit
Min
Max
Timing Requirements
tSFSE
TFS/RFS Setup Before TCLK/RCLK1
3.5
ns
tHFSE
TFS/RFS Hold After TCLK/RCLK1, 2
4ns
tSDRE
Receive Data Setup Before RCLK1
1.5
ns
tHDRE
Receive Data Hold After RCLK1
4ns
tSCLKW
TCLK/RCLK Width
9
ns
tSCLK
TCLK/RCLK Period
tCK
ns
1 Referenced to sample edge.
2 RFS hold after RCK when MCE = 1, MFD = 0 is 0 ns minimum from drive edge. TFS hold after TCK for late external TFS is 0 ns minimum from drive edge.
Table 22. Serial Ports—Internal Clock
Parameter
5 V and 3.3 V
Unit
Min
Max
Timing Requirements
tSFSI
TFS Setup Before TCLK1; RFS Setup Before RCLK1
8ns
tHFSI
TFS/RFS Hold After TCLK/RCLK1, 2
1ns
tSDRI
Receive Data Setup Before RCLK1
3ns
tHDRI
Receive Data Hold After RCLK1
3ns
1 Referenced to sample edge.
2 RFS hold after RCK when MCE = 1, MFD = 0 is 0 ns minimum from drive edge. TFS hold after TCK for late external TFS is 0 ns minimum from drive edge.
Table 23. Serial Ports—External or Internal Clock
Parameter
5 V and 3.3 V
Unit
Min
Max
Switching Characteristics
tDFSE
RFS Delay After RCLK (Internally Generated RFS)1
13
ns
tHOFSE
RFS Hold After RCLK (Internally Generated RFS)1
3ns
1 Referenced to drive edge.
Table 24. Serial Ports—External Clock
Parameter
5 V and 3.3 V
Unit
Min
Max
Switching Characteristics
tDFSE
TFS Delay After TCLK (Internally Generated TFS)1
13
ns
tHOFSE
TFS Hold After TCLK (Internally Generated TFS)1
3ns
tDDTE
Transmit Data Delay After TCLK1
16
ns
tHODTE
Transmit Data Hold After TCLK1
5ns
1 Referenced to drive edge.
相关PDF资料
PDF描述
ADSP-21065LCCA-240 IC DSP CTLR 32BIT 196CSPBGA
ADSP-2111BG-80 IC DSP CONTROLLER 16BIT 100PGA
ADSP-21160MKB-80 IC DSP CONTROLLER 32BIT 400 BGA
ADSP-21160NCB-100 IC DSP CONTROLLER 32BIT 400BGA
ADSP-21161NCCA-100 IC DSP CONTROLLER 32BIT 225MBGA
相关代理商/技术参数
参数描述
ADSP-21061KS-200X 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Digital Signal Processor
ADSP-21061KSZ-133 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘
ADSP-21061KSZ-160 功能描述:IC DSP CONTROLLER 1MBIT 240MQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:40 系列:TMS320DM64x, DaVinci™ 类型:定点 接口:I²C，McASP，McBSP 时钟速率:400MHz 非易失内存:外部 芯片上RAM:160kB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:0°C ~ 90°C 安装类型:表面贴装 封装/外壳:548-BBGA，FCBGA 供应商设备封装:548-FCBGA（27x27） 包装:托盘 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-21061KSZ-200 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:40 系列:TMS320DM64x, DaVinci™ 类型:定点 接口:I²C，McASP，McBSP 时钟速率:400MHz 非易失内存:外部 芯片上RAM:160kB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:0°C ~ 90°C 安装类型:表面贴装 封装/外壳:548-BBGA，FCBGA 供应商设备封装:548-FCBGA（27x27） 包装:托盘 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA
ADSP-21061L 制造商:Analog Devices 功能描述:
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*