- 您现在的位置：买卖IC网 > PDF目录19376 > ADSP-21061LKB-160 (Analog Devices Inc)IC DSP CONTROLLER 32BIT 225BGA PDF资料下载
参数资料
| 型号： | ADSP-21061LKB-160 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 24/52页 |
| 文件大小： | 0K |
| 描述： | IC DSP CONTROLLER 32BIT 225BGA |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 同步串行端口（SSP） |
| 时钟速率： | 40MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 128kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 3.30V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 225-BBGA |
| 供应商设备封装： | 225-PBGA |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页
Rev. D | Page 30 of 52 | May 2013
Multiprocessor Bus Request and Host Bus Request
Use these specifications for passing of bus mastership between
multiprocessing ADSP-21061s (BRx) or a host processor, both
synchronous and asynchronous (HBR, HBG).
Table 16. Multiprocessor Bus Request and Host Bus Request
5 V and 3.3 V
Unit
Parameter
Min
Max
Timing Requirements
tHBGRCSV
HBG Low to RD/WR/CS Valid1
20 + 5DT/4
ns
tSHBRI
HBR Setup Before CLKIN2
20 + 3DT/4
ns
tHHBRI
HBR Hold After CLKIN2
14 + 3DT/4
ns
tSHBGI
HBG Setup Before CLKIN
13 + DT/2
ns
tHHBGI
HBG Hold After CLKIN High
6 + DT/2
ns
tSBRI
BRx, CPA Setup Before CLKIN3
13 + DT/2
ns
tHBRI
BRx, CPA Hold After CLKIN High
6 + DT/2
ns
tSRPBAI
RPBA Setup Before CLKIN
20 + 3DT/4
ns
tHRPBAI
RPBA Hold After CLKIN
12 + 3DT/4
ns
Switching Characteristics
tDHBGO
HBG Delay After CLKIN
7 – DT/8
ns
tHHBGO
HBG Hold After CLKIN
–2 – DT/8
ns
tDBRO
BRx Delay After CLKIN
5.5 – DT/8
ns
tHBRO
BRx Hold After CLKIN
–2 – DT/8
ns
tDCPAO
CPA Low Delay After CLKIN4
6.5 – DT/8
ns
tTRCPA
CPA Disable After CLKIN
–2 – DT/8
4.5 – DT/8
ns
tDRDYCS
REDY (O/D) or (A/D) Low from CS and HBR Low5, 6
8ns
tTRDYHG
REDY (O/D) Disable or REDY (A/D) High from HBG5, 7
44 + 27DT/16
ns
tARDYTR
REDY (A/D) Disable from CS or HBR High5
10
ns
1 For first asynchronous access after HBR and CS asserted, ADDR31-0 must be a non-MMS value 1/2 t
CK before RD or WR goes low or by tHBGRCSV after HBG goes low. This is
easily accomplished by driving an upper address signal high when HBG is asserted. See the “Host Processor Control of the ADSP-21061” section in the ADSP-2106x SHARC
User’s Manual.
2 Only required for recognition in the current cycle.
3 CPA assertion must meet the setup to CLKIN; deassertion does not need to meet the setup to CLKIN.
4 For the ADSP-21061L (3.3 V), this specification is 8.5 – DT/8 ns max.
5 (O/D) = open drain, (A/D) = active drive.
6 For the ADSP-21061L (3.3 V), this specification is 12 ns max.
7 For the ADSP-21061L (3.3 V), this specification is 40 + 23DT/16 ns min.
相关PDF资料 |
PDF描述 |
|---|---|
| GBM10DTKT-S288 | CONN EDGECARD 20POS .156 EXTEND |
| HWS300-5 | PWR SUP IND 5V 60A SNG OUTPUT |
| VI-B2Y-CX-F4 | CONVERTER MOD DC/DC 3.3V 49.5W |
| VI-B2Y-CX-F1 | CONVERTER MOD DC/DC 3.3V 49.5W |
| TAJY107M016RNJ | CAP TANT 100UF 16V 20% 2917 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21061LKB-176 | 制造商:AD 制造商全称:Analog Devices 功能描述:DSP Microcomputer Family |
| ADSP-21061LKBZ-160 | 功能描述:IC DSP CONTROLLER 32BIT 225-BGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP21061LKS160 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 40MHz 40MIPS 240-Pin MQFP Tray |
| ADSP-21061LKS-160 | 制造商:Rochester Electronics LLC 功能描述:ADSP-21061 1MBIT,40MHZ, 3V SHARC - Bulk 制造商:Analog Devices 功能描述:IC SHARC DSP 40MHZ 21061 MQFP240 |
| ADSP-21061LKS-176 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 44MHz 44MIPS 240-Pin MQFP Tray 制造商:Rochester Electronics LLC 功能描述:ADSP-21061L 44HZ, 3V SHARC - Bulk |
发布紧急采购，3分钟左右您将得到回复。